또 책선전이 되는 기사 같은데

왜 내가 진화심리학을 보게 되었냐 면은.. 어디서 주워들었는데..

그게 페미니즘 관련이었나...? 그건 기억이 안남


[링크 : http://www.kyobobook.co.kr/product/detailViewKor.laf?barcode=9788990247643]

  [링크 : http://news.khan.co.kr/kh_news/khan_art_view.html?artid=201703172104015&code=960205]

  [링크 : http://www.hani.co.kr/arti/culture/book/786868.html]


페미위키에도 내용은 있는데 딱히 눈에 안들어 와서 링크는 걸지 않으나

전반적으로 검색해본 결과

"진화심리학 자체가 페미니즘의 적으로서 여혐을 과학적으로 지지(?)하는데 사용되고 있다"

이런 분위기로 보인다.

[링크 : http://www.goham20.com/22677/]




진화심리학이 어떤 내용인가 보고있는데

아직 많이 읽진 못했지만 지금까지 읽는 내용에서 얻어지는 결론

진화심리학은 인간 본능 중 생존욕구와 번식욕구에 대한 이유를 사족으로 다는 내용이다.


단순하게(?) 자신에게 더 이득인 "이기적 유전자"와 비슷한 관점으로 논리를 단순화 시키면

자기의 생존에 유리하기 위한 방법으로

인간은 진화하는데 그 방향은 다른 생명체들이 "선택하지 않은 길"로

각종 환경에 대응하고 생존확률을 높이는 쪽으로 육체가 아닌 정신 그리고 연산력의 총아인 ""에 투자를 했고

(다르게 표현하면 피지컬이 아닌 가변성과 적응성)

뇌가 발달함에 따라 잉여(?) 연산력은 관찰력에 기반을 둔 지식과 지성으로

나에게 더 이득이 될 인자를 파악하는 DNA가 진화의 결과로 살아남았다.

즉, 성욕이니 이성에 대한 호감 그리고 근친에 대한 거부감 등은 그에 대한 부산물이고

비슷한 코어 로직에 따른 비슷한 결과이지 그걸 심리학으로 부르기에는

너무 멀리 돌아온 게 아닐까? 라는 생각이 든다.


그리고 이런 폭발적인 사회발전에 있어서, 

유전적 변화나 진화가 영향을 주기에는 너무 짧은 세대기간이고

하드웨어의 변화 속도 보다 소프트웨어 인 알고리즘에 의한 변화 속도가 크고, 메인이 되는 세태에

진화심리학이 틈새시장을 차지한게 아닐까 생각을 해본다.

Posted by 구차니


[링크 : http://www.rfdh.com/bas_rf/begin/pll.php3]


divider는 일종의 counter

클럭을 카운트 한 다음 해당 숫자가 세어지면 한 클럭을 내주면되고

내부적으로 카운터는 Flip-Flop으로 구성


multiplier는 고조파(harnomic)을 이용한다는데

비선형 소자 어쩌구 하는데 일단 패스.. ㅠㅠ

[링크 : http://www.rfdh.com/bas_rf/begin/multiplier.php3]

[링크 : http://www.rfdh.com/bas_rf/begin/harmonic.htm]


[링크 : https://en.wikipedia.org/wiki/Frequency_multiplier]

'이론 관련 > 전기 전자' 카테고리의 다른 글

패시브/액티브 프로브  (0) 2018.03.15
buck boost 컨버터 효율...  (0) 2018.02.09
opto-isolator  (0) 2018.01.10
디지털 논리회로 - 트랜지스터로 구현  (0) 2018.01.05
아날로그 해상도 화면비  (0) 2017.10.30
Posted by 구차니

댓글 달려서 검색중..


이더리움이 각광받는 이유가 ASIC-resistance 인가?

검색하다 보니 이더리움 채굴하려면 3G 그래픽 카드로도 어렵다 라는 이기가 나오는데

[링크 : https://www.ddengle.com/mining/1842637]

[링크 : https://www.ddengle.com/miningbitcoin_voted/1842874]


Ethash DAG

Ethash는 PoW 시스템이다.(Proof of Work인가?). DAG(Dagger Hashimoto라고 알려진 )라 알려진 데이터 셋으로 1GB 정도 요구한다. 생성하고 기억하려는데 몇 시간이 소요된다.

[링크 : https://github.com/ethereum/wiki/wiki/Ethash-DAG]

   [링크 : https://github.com/ethereumproject/ECIPs/issues/6]


번역이 안되서 의역..

ASIC 방어 : 알고리즘을 위해 최적화 된 하드웨어의 개발로 얻어지는 이득은 최소화 해야 한다. 이상적으로 여분의 CPU 성능을 이용하여 채굴하는 평범한 사용자들을 위해 ASIC들이 개발되더라도 근소하게 적은 속도 향상이 있어야 한다.

Introduction

Dagger Hashimoto is a proposed spec for the mining algorithm for Ethereum 1.0. Dagger Hashimoto aims to simultaneously satisfy two goals:

  1. ASIC-resistance: the benefit from creating specialized hardware for the algorithm should be as small as possible, ideally to the point that even in an economy where ASICs have been developed the speedup is sufficiently small that it is still marginally profitable for users on ordinary computers to mine with spare CPU power.
  2. Light client verifiability: a block should be relatively efficiently verifiable by a light client.


Thaddeus Dryja의 Hashimoto 알고리즘은 IO-bound에 의해 ASIC 방어를 구현한다 (예를들어 마이닝 프로세스에서 메모리 읽도록 강요하는 것은 성능을 제한하는 요소가 됩니다).

-> 알고리즘의 중요요소는 공간 복잡도와 계산복잡도로 나누어지는데, 

간단하게 램을 졸라 쳐먹어 대면서 빠르게 계산할래? 아니면 램 조금 쓰고 cpu 졸라 갈궈댈래가 됨.

이더리움은 램 졸라 사용하여 성능 향상하게 해놨으니 ASIC이 추구하는 작은 시스템에는 방어가 가능할 것으로 보임

라는 의미가 되는건가?

반대로.. 그 알고리즘을 메모리 조금쓰고 CPU갈구는 알고리즘으로 치환이 가능하다면

Hashimoto 알고리즘 자체를 무효화 함으로서 구현 가능할지도 모르겠다.

Dagger Hashimoto builds on two key pieces of previous work:

  • Hashimoto, an algorithm by Thaddeus Dryja which intends to achieve ASIC resistance by being IO-bound, ie. making memory reads the limiting factor in the mining process. The theory is that RAM is in principle inherently a much more generic ingredient than computation, and billions of dollars of research already go into optimizing it for different use cases which often involve near-random access patterns (hence "random access memory"); hence, existing RAM is likely to be moderately close to optimal for evaluating the algorithm. Hashimoto uses the blockchain as a source of data, simultaneously satisfying (1) and (3) above.
  • Dagger, an algorithm by Vitalik Buterin which uses directed acyclic graphs to simultaneously achieve memory-hard computation but memory-easy validation. The core principle is that each individual nonce only requires a small portion of a large total data tree, and recomputing the subtree for each nonce is prohibitive for mining - hence the need to store the tree - but okay for a single nonce's worth of verification. Dagger was meant to be an alternative to existing memory-hard algorithms like Scrypt, which are memory-hard but are also very hard to verify when their memory-hardness is increased to genuinely secure levels. However, Dagger was proven to be vulnerable to shared memory hardware acceleration by Sergio Lerner and was then dropped in favor of other avenues of research. 

[링크 : https://github.com/ethereum/wiki/blob/master/Dagger-Hashimoto.md]


다르게 생각하면

ASIC에 DDR 램 8기가씩 박아대고 돌리면 제작은 가능하나,

램 특성상 IO 성능에 한계가 생겨 ASIC을 통해 빠르게 연산을 할 수 있도록 하여도

DDR SDRAM의 I/O 성능의 한계가 실제 연산 가능한 한계치로 수렴하게 되고

즉, 모든 채굴시스템의 성능적 한계는 메모리 대역폭으로 제한되게 된다.

그렇기에 ASIC도 FPGA도 CPU도 GPGPU도 모두 어느정도 공평하게 하향평준화(!) 되어 공정성을 유지한다

인가?

다만 near random 이라고 하니 충분히 큰 SRAM을 이용하여 cache를 구현한 다음

DDR <-> SRAM(SDRAM 아님) <-> ASIC 구조로 간다면 성능 향상도 일부 가능하겠지만

그렇게 복잡한 구조로 가면 이래저래 ASIC으로 구현하는게 투자비용 대비 채산성이 떨어지니

의도한 대로 어느정도는 작동이 가능할 것으로 보인다.


단, 메모리 대역폭에 제한되므로, 상상치도 못한 고속 메모리가 나온다면

혹은 PC에서 하기 힘든 멀티채널 메모리를 ASIC에서 구현해서 대역폭을 끌어 올린다면

승산이 있을지도 모르겠다.

'이론 관련 > 암호화통화' 카테고리의 다른 글

블록체인 관련  (0) 2018.01.15
비트코인 단위 MH/s  (0) 2018.01.14
비트코인 프로토콜  (0) 2018.01.13
비트코인 구조 채굴 등  (0) 2018.01.12
비트코인 테스트 넷?  (0) 2018.01.11
Posted by 구차니
Microsoft/Office2018. 2. 1. 18:23

조건부 서식으로는 #N/A는 에러로 간주한다.


[링크 : http://ttend.tistory.com/403]

Posted by 구차니
embeded/FPGA - ALTERA2018. 2. 1. 11:43

eclipse 에서 Nios II - Flash Programmer 혹은 Ctrl-7 단축키로 하면 아래 녀석이 실행되는데

File - New에서 요구하는 파일을 열어준다.


BSP는 hello_world_0_bsp 아래에 있는 파일이고

sopc야 적당히 찾으면 될꺼고..


아무튼 부르면 저렇게 UI가 바뀌는데, 중간에 Add에서 빌드한 elf를 넣어주면


이렇게 바뀐다. 가장 아래 Start 누르면 변환하고 알아서 굽는데


머가 문제라 안될까...

Info: 2018. 2. 1 오전 11:40:05 - (정보) elf2flash: args = --input=D:/Download/DE0_NANO/software/hello_world_0/hello_world_0.elf --output=D:/Download/DE0_NANO/software/hello_world_0_bsp/flash/hello_world_0_epcs_flash_controller_0.flash --epcs --verbose

Info: 2018. 2. 1 오전 11:40:05 - (미세) elf2flash: Starting

Info: 2018. 2. 1 오전 11:40:05 - (보다 미세) elf2flash: Program Record: 3964 bytes destined for 0x8000

Info: 2018. 2. 1 오전 11:40:05 - (보다 미세) elf2flash: Program Record: 724 bytes destined for 0x9250

Info: 2018. 2. 1 오전 11:40:05 - (보다 미세) elf2flash: Start Record: 8020

Info: 2018. 2. 1 오전 11:40:05 - (미세) elf2flash: Done

Info: Using cable "USB-Blaster [USB-0]", device 1, instance 0x00

Info: Resetting and pausing target processor: 

Info: OK

Info: Reading System ID at address 0x00012030: 

Info: verified

Info: Processor data bus width is 32 bits

Info: Looking for EPCS registers at address 0x00011000 (with 32bit alignment)

Info:   Initial values: 0001703A 04C00074 9801483A 9CFFF804 983FFD1E 0000203A

Info:   Not here: reserved fields are non-zero

Info: Looking for EPCS registers at address 0x00011100 (with 32bit alignment)

Info:   Initial values: 93000237 6300080C 603FFD26 90000335 A8000C26 03010004

Info:   Not here: reserved fields are non-zero

Info: Looking for EPCS registers at address 0x00011200 (with 32bit alignment)

Info:   Initial values: 02C02004 002EE03A 00000F06 90000335 4000683A 0017883A

Info:   Not here: reserved fields are non-zero

Info: Looking for EPCS registers at address 0x00011300 (with 32bit alignment)

Info:   Initial values: 003FD006 5280040C 501496FA 701CD07A 729CB03A 843FFFC4

Info:   Not here: reserved fields are non-zero

Info: Looking for EPCS registers at address 0x00011400 (with 32bit alignment)

Info:   Initial values: 00000000 00000000 00000260 00000000 00000000 00000001

Info:   Valid registers found

Info: EPCS signature is 0x00

Info: EPCS identifier is 0x000000

Info: Leaving target processor paused

Error: No EPCS layout data - looking for section [EPCS-000000]

Error: Unable to use EPCS device

Error: Error code: 8 for command: nios2-flash-programmer "D:/Download/DE0_NANO/software/hello_world_0_bsp/flash/hello_world_0_epcs_flash_controller_0.flash" --base=0x11000 --epcs --sidp=0x12030 --id=0x0 --timestamp=1517370555 --device=1 --instance=0 '--cable=USB-Blaster on localhost [USB-0]' --program --verbose  



+

요건 이미 초기에 조치한 내용이고..

[링크 : http://www.alteraforum.com/forum/showthread.php?t=20576]


흐음.. 이 설정이 문제인가?

[링크 : https://alteraforum.com/forum/showthread.php?t=40427]


qsys예제에는 아래처럼 되어 있어서 별 문제 없을거 같은데..


음.. 리셋벡터가 문제인가?

[링크 : http://www.heijin.org/forum.php?mod=viewthread&tid=30351]


일단.. qsys 예제 열어 보는데, 전부 선을 연결안하는 식으로 구성고...

epcs 라는 이름에 epcs_external 이라고 변수명 붙여줘야 하나?

epcs의 주소는 0x000으로 고정했고.. 

cpu 리셋벡터는 sdram으로 되어있어서 문제 될 건 없어 보이는데..



생각해보니 epcs를 net로 연결안해줘서 발생하는 문제인듯 하다

[링크 : https://www.emb4fun.de/fpga/nutos1/]

'embeded > FPGA - ALTERA' 카테고리의 다른 글

Nios II 조금 감 잡은듯  (0) 2018.02.02
xilinx easypath / Altera hardcopy  (0) 2018.02.02
de0-nano SDRAM with Nios II  (0) 2018.01.31
EPCS Controller 추가 및 jic 통합하기.. 실패중  (0) 2018.01.31
Nios II BSP 빌드관련  (0) 2018.01.31
Posted by 구차니
개소리 왈왈/독서2018. 2. 1. 10:07

솔찍히 다 읽고 나서도 무엇을 말하고 싶었나? 이런 생각이 드는

내 기억도 사라지는 책


일단.. 인상 깊었던 것은

기술의 발달로 기록 자체의 판독성과 장기 보존성 자체는 더욱 떨어지고 있지만

기록능력과 생산능력들의 싸움에서 기록능력이 지진 않고 있기 때문에 더 많은 것들을 기록하고 있지만

정말 중요한건 무엇을 기록할 것인가? 라는 점이 아닐까 라는 내용이다.

(SD 메모리 하나에 어마어마한 용량이 저장되었지만, 이 플래시 메모리가 저장을 안정적으로 할 수 있는 기간은

동굴벽화만도 못하고 컴퓨터라는 또 다른 기기가 없으면 내용을 볼수가 없다. 

만약 인류가 멸망하고 다음 세대의 생명체가

화석으로 남은 SD 메모리를 고온 고압에 변형된 컴퓨터 복원하여 그 안에 데이터를 볼 수 있을까?)


나도 NAS를 가지고 이것저것 축적해 나가고 있지만

개인적으로 필요한 정보들이지, 인류라는 면에서 과연 이게 보존되어야 할 내용인가 싶기도 하고

결국은 사람이 인식하고 인지하며 유지가능한 기억의 범위가 외부 장치에 의해서 늘어난다고 한들, 

개인이 지닌 처리 능력에는 한계가 있기에,

망각이라는 선물이 존재하는게 아닐까. 그러기에 그러한 기록 자체가 시간이 지나면

왜 이걸 가졌지? 라는 추억으로 환원되는게 아닌가 생각된다.


내용은 그냥 그렇고.. (아주 흥미를 끌만한 내용까지 전개되진 않음)

하나의 내용 자체가 너무 짧아서 조금 읽을만하면 끝나고 그런 구조라 더 집중이 안되었던 듯 하다.


[링크 : http://www.kyobobook.co.kr/product/detailViewKor.laf?barcode=9791186665343]

Posted by 구차니

NAS 하드 하나가 골골 대길래 하드 지름 4T

그나저나 10T 까지 나오다니..

세상에 저장할 야동이 넘쳐나는 건가!!! (응?)




+

시게이트 CEO 발언

"솔직해집시다. 우리는 세상을 바꾸는 것이 아닙니다. 우리는 단지 소비자들이 쓰잘데기 없는 소프트웨어를 더 많이 사고, 야동을 더 많이 볼 수 있도록 도와주는 물건을 만드는 것 뿐입니다." (Let's face it, we're not changing the world. We're building a product that helps people buy more crap - and watch porn.)

Posted by 구차니

먼가 무진장 자극적인 제목인가?


머.. 비트코인을 좋게(?) 보는 사람은 기회라고 보겠지만

나쁘게 보는 사람은 도박이고 폰지사기라듯 하듯 평가가 갈릴수도 있겠지만


어마어마한 전기와 컴퓨팅 파워를 쳐먹쳐먹 하면서(시간과 노력, 관심)

실제 현실에 하나도 도움이 되지 않는 연산을 하며(커뮤니티 내에서)

인정되지 않는 가치를 창출한다고 자기들 끼리 미래를 위해 한다는 사명감에(설교, 강요)

움직이는 모습 자체가 참 비슷한것 같다.



유입경로 따라서 글들을 보는데 키워드가 아무래도 부정적이다 다시 한번 검색을 해봐야 하려나?

페미니즘의 한계 반박 이라던가?

[링크 : https://search.naver.com/search.naver?sm=mtb_hty.top&where=m_fsn&query=페미니즘의+한계...]

Posted by 구차니
embeded/FPGA - ALTERA2018. 1. 31. 19:27

32MB 짜리 SDRAM이 달려있는데

Nios II 여러개 생성할 때 분할해서 쓸 수 있을려나?


It is organized as 4M x 16 bits x 4 banks.

[링크 : ftp://ftp.altera.com/up/pub/Altera_Material/11.0/Tutorials/Verilog/DE0-Nano/Using_the_SDRAM.pdf]


on-chip memory로 부족한 메모리라 못했던걸, 이걸 이용하면 가능할거 같네?


메모리 관리문제로 hw mutex도 추가하라네?

[링크 : http://jjackson.eng.ua.edu/courses/ece680/lectures/Creating Multiprocessor Nios II Systems Tutorial.pdf]

'embeded > FPGA - ALTERA' 카테고리의 다른 글

xilinx easypath / Altera hardcopy  (0) 2018.02.02
Nios II Flash Programmer  (0) 2018.02.01
EPCS Controller 추가 및 jic 통합하기.. 실패중  (0) 2018.01.31
Nios II BSP 빌드관련  (0) 2018.01.31
SREC - SRECord  (0) 2018.01.30
Posted by 구차니
embeded/FPGA - ALTERA2018. 1. 31. 13:23

그래도 안되네 ㅠㅠ


설정 가능한 내용으로는 딱히 눈에 띄는건 없네


심심해서 SDRAM은 어떻게 추가하나했는데.. university program에 DE 보드 관련 SDRAM PLL은 존재하고

SDRAM은 별도로 추가를 해주어야 한다. (ISSI 칩 기본 프리셋 존재하지 않음)


이제 남은건.. sof 파일을 hex로 바꾸는건가...


sof를 시작주소 줄 수 있었군..

최소한 이렇게 하면, Nios II 자체는 구동하는걸로 보인다(LED 불 전부 꺼짐)

eclipse에서 테스트 해보니 장치 인식을 하는 것 봐서 정상적으로 Nios II는 들어간 듯


[링크 : https://www.alteraforum.com/forum/showthread.php?t=48733]


10. Click SOF Data, and select Add File, and select your .sof file

11. Click Add Hex data, select Relative addressing, and select your .hex file created above

12. Now push generate. You should verify that the generated .map file has Page_0 at a start address of 0x0, and the hex file at a start address 1 after the end address of Page_0

13. Now in the Quartus II Programmer, select Add File and select your .jic file. Check the Program box next to the .jic file, and push Start

[링크 : https://www.altera.com/support/support-resources/knowledge-base/solutions/rd10132010_126.html]


Creating the .jic file:


In Quartus, open the Convert "Programming File..." utility

Set the "Programming file type:" to "JTAG Indirect Configuration File (.jic)"

In "Input files to convert" select "Flash Loader", click "Add Device..." and choose your target FPGA device

If you are configuring the FPGA from the serial flash:

In "Input files to convert" select "SOF Data", click "Add File..." and select your FPGA .sof file

-With "SOF Data" selected, click "Properties", in the "SOF Data Properies dialogue box:

-Set "Address mode for selected pages to" to "Start"

Set "Start address (32-bit hexidecimal:) to 0x0.

In "Input files to convert" click "Add Hex Data", in the "Add Hex Data" dialogue box:

Set "Addressing mode" to "Absolute addressing"

Select your hex file using the "..." button next to the "Hex file" field

Click "OK"

Check "Create Memory Map File". This is useful for debugging.

Generate the .jic file and program it into the serial flash with the Quartus Programmer 

[링크 : http://www.alterawiki.com/wiki/Booting_Nios_from_Serial_Flash_with_the_new_Altera_Serial_Flash_Controller]


그나저나 빌드 메시지를 보니..

13:50:21 **** Build of configuration Nios II for project hello_world_0 ****

make mem_init_generate 

Info: Building ../hello_world_0_bsp/

C:/intelFPGA_lite/17.1/nios2eds/bin/gnu/H-x86_64-mingw32/bin/make --no-print-directory -C ../hello_world_0_bsp/

[BSP build complete]

Post-processing to create mem_init/hdl_sim/unsaved_epcs_flash_controller_0_boot_rom.hex...

elf2hex hello_world_0.elf 0x00011000 0x000117ff --width=32 --little-endian-mem --create-lanes=0 --no-zero-fill mem_init/hdl_sim/unsaved_epcs_flash_controller_0_boot_rom.hex

Post-processing to create mem_init/unsaved_onchip_memory2_0.hex...

elf2hex hello_world_0.elf 0x00008000 0x0000ffff --width=32 --little-endian-mem --create-lanes=0 mem_init/unsaved_onchip_memory2_0.hex

Post-processing to create mem_init/hdl_sim/unsaved_epcs_flash_controller_0_boot_rom.dat...

elf2dat --infile=hello_world_0.elf --outfile=mem_init/hdl_sim/unsaved_epcs_flash_controller_0_boot_rom.dat \

--base=0x00011000 --end=0x000117ff --width=32 \

--little-endian-mem --create-lanes=0 

Post-processing to create mem_init/hdl_sim/unsaved_onchip_memory2_0.dat...

elf2dat --infile=hello_world_0.elf --outfile=mem_init/hdl_sim/unsaved_onchip_memory2_0.dat \

--base=0x00008000 --end=0x0000ffff --width=32 \

--little-endian-mem --create-lanes=0 

Post-processing to create mem_init/hdl_sim/unsaved_epcs_flash_controller_0_boot_rom.sym...

nios2-elf-nm -n hello_world_0.elf > mem_init/hdl_sim/unsaved_epcs_flash_controller_0_boot_rom.sym

Post-processing to create mem_init/hdl_sim/unsaved_onchip_memory2_0.sym...

nios2-elf-nm -n hello_world_0.elf > mem_init/hdl_sim/unsaved_onchip_memory2_0.sym

Post-processing to create unsaved_epcs_flash_controller_0_boot_rom.flash...

elf2flash --input=hello_world_0.elf --outfile=unsaved_epcs_flash_controller_0_boot_rom.flash --sim_optimize=0 --little-endian-mem \

 --epcs 

Post-processing to create mem_init/meminit.spd...

Post-processing to create mem_init/meminit.qip...


13:50:26 Build Finished (took 4s.961ms) 



+

귀찮아서(!) 안하려고 했던 sof2flash를 꼭 거쳐야 하나보다.. 나처럼 EPCS에 구우려면..

3.3.1.3 EPCS Parameters

3.3.2 Programming Both Hardware and Software into an EPCS/EPCQ

Device

The --base parameter is not available for EPCS/EPCQ devices, because in EPCS/EPCQ devices, FPGA configuration data must start at address 0x0. However, if you are programming both an FPGA configuration and a Nios II software executable in the EPCS/EPCQ device, the --after parameter lets you position the software executable directly after the FPGA configuration data.

Convert the FPGA configuration file first using sof2flash. When converting the Nios II software executable, use the --after parameter, and specify the FPGA configuration S-record file. The S-record output for the software executable starts at the first address unused by the FPGA configuration. Refer to the second example under the “elf2flash Command-Line Examples” chapter.

Note: elf2flash does not insert the FPGA configuration into the output file. It simply leaves space, starting at offset 0x0, that is large enough for the configuration data.

Note: In Intel Quartus Prime software version 13.1 and onwards, the -epcs/--epcq option in sof2flash generates .flash file with a SOF header, which contains the SOF length.

This change is required for V-series devices and above for new SOF format, and to allow for future SOF format variations. The Nios II bootcopier loads the Nios II software executable from EPCS/EPCQ devices based on the SOF length. For more information about how to program EPCS/EPCQ devices, refer to the "KDB Solution rd11192013_118" webpage.

Related Links

• elf2flash Command-Line Examples on page 25

• KDB Solution rd11192013_118 

[링크 : https://www.altera.com/en_US/pdfs/literature/ug/ug_nios2_flash_programmer.pdf]



+

카페 자료 뒤지다 보니,

Eclipse에 Flash Programmer가 있대서 보니 오.. 이런게 있네..

그런데 프로젝트도 안 부르고 그냥 실했더니 먼가 에러뿜뿜


아무튼 이걸 이용하면 굳이 jic 안만들어도 EPCS controller가 있으면 EPCS에 쓸 수 있다고 한다. 

[링크 : https://www.altera.com/en_US/pdfs/literature/ug/ug_nios2_flash_programmer.pdf]

'embeded > FPGA - ALTERA' 카테고리의 다른 글

Nios II Flash Programmer  (0) 2018.02.01
de0-nano SDRAM with Nios II  (0) 2018.01.31
Nios II BSP 빌드관련  (0) 2018.01.31
SREC - SRECord  (0) 2018.01.30
altera Nios II, epcs controller  (0) 2018.01.29
Posted by 구차니