embeded/FPGA - ALTERA2018. 1. 20. 08:31

FPGA 에서 <=와 =의 설명을 듣다 보니..

어? 이거 어떻게 튈지 모르는 애니까 랜덤으로 쓰면 좋겠네? 하고

검색해보니 2012년 정도에 나온 논문들이...

큭.... 아쉽다 ㅠㅠ


MD5와 결합해서 랜덤값을 한번더 꼬아주고 그걸 시드로 사용하면 어떨까 생각은 드네


[링크 : https://www.researchgate.net/...Software_Random_Number_Generation_Based_on_Race_Conditions]

'embeded > FPGA - ALTERA' 카테고리의 다른 글

ALTERA 비트스트림 암호화 관련 조사  (0) 2018.01.23
risc-v fpga  (0) 2018.01.20
여러개의 Nios 구동하기  (0) 2018.01.16
de0-nano-soc 와 de10-nano 비교  (0) 2018.01.16
아 몰라 fpga/bitcoin 포기  (0) 2018.01.12
Posted by 구차니

솔찍히 나도 인간이라 내가 편리한대로 법을 지키고 싶긴 한데

그래도 서로의 약속으로 지켜야 한다는 쪽이지만 먼가 갈수록 팍팍해지는 느낌을 지울수가 없다.


프로불편러라고 하면 까이겠지만

프로불편러는 세상을 좋게 바꾸는게 아니라

자기도 모르는 사이에 그거 하나하나가

서로의 뒷목에 칼을 점점 더 가까이 들이대는 행동으로 밖에 안보인다.

[링크 : http://v.media.daum.net/v/20180119122432293]



체고는 발에서 어깨(?) 까지 높이 머리는 아님

[링크 : https://blog.naver.com/eps1231/220089441855]

Posted by 구차니
Programming/Verilog2018. 1. 19. 08:46

베릴로그 프리젠테이션 파일 보다 신기한거 발견


concatenation operator는 말그대로 합체! 하는 연산자 인데

일반적인 프로그래밍 언어라면 불가능하지만

하드웨어 배선으로는 너무나 쉬운 데이터끼리 붙이는 연산자이다.

가장 쉬운 활용예로는 Adder에서 Carry bit


r_VAL_1을 MSB 쪽으로 r_VAL_2를 LSB 쪽으로 붙여서 01111100 으로 만드는 연산자이다.

단, 부족한(?) 선은 0으로 대체 하는 듯

근데.. 이거 몇개 까지 붙일 수 있을지 궁금하네?

reg [3:0]  r_VAL_1 = 4'b0111;

reg [3:0]  r_VAL_2 = 4'b1100;

wire [7:0] w_CAT;


assign w_CAT = {r_VAL_1, r_VAL_2}; 

[링크 : https://www.nandland.com/verilog/examples/example-concatenation-operator.html]


Relication operator는 복제하는 녀석인데

비트 연산으로 이걸 하려면 참 토나오는데,

하드웨어로는 배선을 분기쳐서 이어주면 되니 간편하게 쓸 수 있겠네

문법 자체는 정규표현식 같은 느낌

앞의 숫자 만큼 순서대로 붙인다 011101110111

reg [3:0]  r_VAL_1 = 4'b0111;

{3{r_VAL_1}};


# Replication of 0x7, 3 times is 0x777

[링크 : https://www.nandland.com/verilog/examples/example-replication-operator.html]

'Programming > Verilog' 카테고리의 다른 글

verliog module 선언  (0) 2018.01.25
verilog 모델링 유형  (0) 2018.01.20
verilog unary reduction operator와 bitwise operator  (0) 2018.01.19
베릴로그 순차적 구조적  (2) 2018.01.18
structural vs behavioral verilog  (0) 2018.01.12
Posted by 구차니
Programming/Verilog2018. 1. 19. 07:51

reduction operator는

벡터에 대해서 1개의 bit로 연산을 해준다.

가장 편리한(?) 예제로는 parity 계산

bitwise and를 비트별로 계산할걸 reduction을 쓰면 한번에 끝난다.

근데 bitwise 연산자랑 일항 축약 연산자랑 어떻게 구분하지?


unary reduction operator

reg r_C;

&4'b1101;

r_C = |4'b0010;

[링크 : https://www.nandland.com/verilog/examples/example-reduction-operators.html]


bitwise operator

reg r_A = 1'b1;

reg r_B = 1'b0;

assign w_AND_SCALAR = r_A & r_B;

[링크 : https://www.nandland.com/verilog/examples/example-bitwise-operators.html]



+

아.. 그래서 unary 연산자 였군..

어떻게 보면 포인터와 비슷한 방식으로 단항으로 사용이 되고

항이 두개면 무조건 bitwise로 연산이 되려나?

즉, reduction은 무조건 변환 후 대입 정도만 허용되고

bitwise는 두항을 계산하고 2다른 걸 연속적으로 하는 식이 가능 할 것으로 보인다.


+

https://www.utdallas.edu/~akshay.sridharan/index_files/Page5212.htm

'Programming > Verilog' 카테고리의 다른 글

verilog 모델링 유형  (0) 2018.01.20
verilog Concatenation, Replication operator  (0) 2018.01.19
베릴로그 순차적 구조적  (2) 2018.01.18
structural vs behavioral verilog  (0) 2018.01.12
verilog vector instance  (0) 2018.01.09
Posted by 구차니
Programming/Verilog2018. 1. 18. 20:46

blocking /non-blocking 

= 이냐 <= 이냐 차이인데

대입순서에 따라 최적화 하면 중간 결과가 사라지거나 클럭에 따라 쉬프트로 구현됨


[링크 : http://multilab.jbnu.ac.kr/2915]

[링크 : https://blog.naver.com/mikael2010/130094384689]

[링크 : http://www.sutherland-hdl.com/papers/1996-CUG-presentation_nonblocking_assigns.pdf]




+

여전히 프로그래밍 모델을 확실히 파악한게 아니라

behavioral 이라던가 procedural이라던가 

non-blocking이라던가 blocking이라던가

여러개가 혼재되서 무진장 혼동된다.

'Programming > Verilog' 카테고리의 다른 글

verilog Concatenation, Replication operator  (0) 2018.01.19
verilog unary reduction operator와 bitwise operator  (0) 2018.01.19
structural vs behavioral verilog  (0) 2018.01.12
verilog vector instance  (0) 2018.01.09
verilog always  (0) 2018.01.01
Posted by 구차니

기계가 학습이라는 기반(sub-system)을 인간이 만들어 주었지만

자신의 학습을 통해서 인간과 비교되는 혹은 레벨/차원이 다른 지능을 스스로 얻어내었다면

인간에 있어서 득도와 무엇이 다를까?


인간 역시 스스로 뇌나 눈 손,발 근육을 설계해서 만들어 낸것이 아니지만

스스로 지성체이고 자유의지를 가졌다고 생각을 하는데


물리적인 신체를 만들어 준 것은 인간이라 하더라도

새로운 종으로서 로봇/인공지능이 발현되는 건

인정이야 인정하지 못하냐의 문제를 넘어

종이 창조되고 새로운 종이 이전의 종을 도태시키는 문제로 나아가지 않을까?

(도태시키지 않는다면 동물원이 되겠지)



아무튼 원래 하고싶었던 이야기는

수 많은 데이터들 속에서 스스로 생명력을 가지고 자라나는 지성은 어떻게 봐야 할까?

그걸 과연 인간이 만들었다고 하여 "인공"지능이라고 이름을 붙여야 하는게 옳을까?


인공人工

1 .사람이 하는 일.

2 .사람의 힘으로 자연에 대하여 가공하거나 작용을 하는 일. 

[링크 : http://krdic.naver.com/detail.nhn?docid=30823400]


인공의  

1. artificial

2. man-made 

[링크 : http://endic.naver.com/krenIdiom.nhn?sLn=kr&idiomId=3ef83b2f38b84426b3f22b7c93034af5]

Posted by 구차니

이제 미세먼지 국내발생 어쩌구 소리안나오겠지?

근데 어느순간인가 부터 산성비 이야기가 없네

기본값이 산성비인가?

[링크 : http://v.media.daum.net/v/20180117182801479]


대학생들 등록금도 날려먹고 난리라는데

[링크 : http://v.media.daum.net/v/20180117154242055]


날도 풀리고 한강물 따스해져서 많이들 가즈아!! 안하길..

반토막이 아니라 몇 배 이상 뻥튀기니 이제 거품이 사그라드는게 옳은표현 아닐까?

[링크 : http://v.media.daum.net/v/20180117100358712]

Posted by 구차니

시작부터 잘못 끼운 단추라는 느낌이 팍팍 드는데.


[링크 : https://tumblbug.com/yeolda0517/policy]


그나저나 페미니즘의 형태를 그것이다! 라고 정의한다면

동음이의어로서 그것으로 인정을 해야 하나?

[링크 : http://slownews.kr/57662]

Posted by 구차니

회의는 참 피곤하네

예의없이 아랑곳 않고 자기들 회사끼리만 수다 떨고

그냥 시장판에서 회의하는 느낌..


그리고 순서라고 정해진게 딱히 없긴했지만

앞에서 계속 지들 할 이야기 있다고 치고 들어와서

정작 이야기 해야 할 회사는 말을 못하게 하고 있고 웃기는 놈들이야

'개소리 왈왈 > 직딩의 비애' 카테고리의 다른 글

신용카드 어렵다..  (0) 2018.01.31
기레기와 대륙의 기상 콜라보  (0) 2018.01.24
요즘 회사일..  (0) 2018.01.14
올해의 할 일 목록..  (0) 2018.01.14
지름 도착!  (0) 2017.12.27
Posted by 구차니

기사 상으로는 대련시에서 채굴장으로 돌린다는데

대련시는 우리나라 기준 북동쪽이라 직접적인 영향은 없지만

채굴장에서 직접 전기를 발전해서 하는건 아니니 근처의 미세먼지양에 영향을 전혀 안준다고는 못할 듯 한데..


머 일단 거기 보다는 정저우 시? 거기가 난리인 거 같네

주요 공업도시.. 노답ㅠㅠ

농업

2006년 말에 정저우의 총 인구는 700만 명이었고 이 중 288만 명이 농촌 지역에 거주했다. 주요 생산물은 사과, 오동, 담배, 옥수수, 면화, 밀 등이다. 정저우는 또한 황하 잉어와 정저우 수박, 신정 대추, 싱양 곶감, 광우 석류, 중무 마늘과 같은 다른 지역에서는 보기드문 지역 특산품을 생산한다.

공업

정저우는 중화인민공화국이 성립된 1949년 이래로 주요 공업 도시 중 하나였다. 도시의 주요 산업은 방직업이다. 다른 제조 상품으로 트랙터, 기관차, 담배, 비료, 가공 육류, 농업 기계와 전기 설비를 포함한다. 

[링크 : https://ko.wikipedia.org/wiki/정저우_시]


[링크 : https://earth.nullschool.net/...=130.48,37.28,1500/loc=127.025,37.513]


[링크 : http://v.media.daum.net/v/20180116134159386]

[링크 : https://ko.wikipedia.org/wiki/다롄_시]

Posted by 구차니