PLL 구조와 Frequency Divider / Multiplier

[링크 : http://www.rfdh.com/bas_rf/begin/pll.php3]

divider는 일종의 counter

클럭을 카운트 한 다음 해당 숫자가 세어지면 한 클럭을 내주면되고

내부적으로 카운터는 Flip-Flop으로 구성

multiplier는 고조파(harnomic)을 이용한다는데

비선형 소자 어쩌구 하는데 일단 패스.. ㅠㅠ

[링크 : http://www.rfdh.com/bas_rf/begin/multiplier.php3]

[링크 : http://www.rfdh.com/bas_rf/begin/harmonic.htm]

[링크 : https://en.wikipedia.org/wiki/Frequency_multiplier]