'잡동사니'에 해당되는 글 14201건

  1. 2026.03.25 입원 수술
  2. 2026.03.24 아파
  3. 2026.03.24 intel hex 포맷
  4. 2026.03.23 luit
  5. 2026.03.23 QLCDNumber class
  6. 2026.03.23 qt qrc 리소스 등록 후 이미지로 띄우기
  7. 2026.03.23 qt 6 프로그래밍 공개 ebook
  8. 2026.03.22 nios II 단종
  9. 2026.03.22 딸램 중고 자전거 지름 2
  10. 2026.03.21 de1-soc system builder 에서 hps 추가 후 빌드 실패

우악

'개소리 왈왈 > 육아관련 주저리' 카테고리의 다른 글

퇴원  (4) 2026.03.27
입원  (0) 2026.03.26
아파  (0) 2026.03.24
딸램 중고 자전거 지름  (2) 2026.03.22
무좀약  (0) 2026.03.14
Posted by 구차니

아놔 수술각

'개소리 왈왈 > 육아관련 주저리' 카테고리의 다른 글

입원  (0) 2026.03.26
입원 수술  (0) 2026.03.25
딸램 중고 자전거 지름  (2) 2026.03.22
무좀약  (0) 2026.03.14
약기운 때문인가  (0) 2026.03.09
Posted by 구차니

한 줄 최대 128 byte(페이로드만) ascii hex string 이니 실제로는 64byte

 

Start code(1byte = :)   Byte count(2byte)   Address(4 byte)   Record type(1byte)   Data   Checksum(1byte)

0x10 = 32

32 + 11(1+2+4+2+2) = 43byte / line

: 10 0130 00 00000000000000000000000000000000 BF

[링크 : https://eteo.tistory.com/857]

[링크 : https://en.wikipedia.org/wiki/Intel_HEX]

Posted by 구차니
Linux/Ubuntu2026. 3. 23. 17:39

telnet 등을 접속하는데 utf-8 이 아닌 경우 해당 인코딩을 바꾸어서 보여주는 유틸리티

       -encoding encoding
              Set up luit to use encoding rather than the current locale's encoding.

 [링크 : https://linux.die.net/man/1/luit]

 

[링크 : https://lute3r.tistory.com/64]

[링크 : https://blog.naver.com/kworldchamp/60055458244]

'Linux > Ubuntu' 카테고리의 다른 글

ubuntu 22.04 bgr 패널 대응  (0) 2025.12.29
clamav  (0) 2025.12.22
evince (리눅스 pdf 뷰어) 네비게이션  (0) 2025.12.11
ubuntu 22.04 bgr subpixel 대응 찾기 실패  (0) 2025.11.25
ts - moreutils  (0) 2025.09.26
Posted by 구차니
Programming/qt2026. 3. 23. 15:21

아니 저런(?) 쓸데없는걸 그려주는 좋은 클래스가 있다니 ㅋ

 

[링크 : https://doc.qt.io/qt-6/ko/qlcdnumber.html#details]

 

그 와중에 qt creator 에서 widget으로 제공된다.

프로퍼티가 제법 많다.

소수점 자리는 지정할수 있는데, 아쉽게도(?) 자릿수 까진 없는 듯.

'Programming > qt' 카테고리의 다른 글

Qtimer를 이용한 반복/1회성 이벤트 생성  (0) 2026.03.30
qt6 시그널  (0) 2026.03.30
qt qrc 리소스 등록 후 이미지로 띄우기  (0) 2026.03.23
qt 6 프로그래밍 공개 ebook  (0) 2026.03.23
QT QWizard  (0) 2026.03.19
Posted by 구차니
Programming/qt2026. 3. 23. 12:47

일단 button에 icon 으로 하는 방법과

label을 등록하고 pixmap  으로 등록하는 방법이 qt creator / qt widget designer 에서 마우스로 쉽게 할 수 있는 방법인듯

 

QButton

[링크 : https://coding-chobo.tistory.com/40]

 

QLabel

[링크 : https://1d1cblog.tistory.com/37]

[링크 : https://blog.naver.com/hextrial/221109232458]

[링크 : https://stackoverflow.com/questions/5653114/display-image-in-qt-to-fit-label-size]

'Programming > qt' 카테고리의 다른 글

qt6 시그널  (0) 2026.03.30
QLCDNumber class  (0) 2026.03.23
qt 6 프로그래밍 공개 ebook  (0) 2026.03.23
QT QWizard  (0) 2026.03.19
qt widget 화면 전환  (0) 2026.03.18
Posted by 구차니
Programming/qt2026. 3. 23. 12:30

'Programming > qt' 카테고리의 다른 글

QLCDNumber class  (0) 2026.03.23
qt qrc 리소스 등록 후 이미지로 띄우기  (0) 2026.03.23
QT QWizard  (0) 2026.03.19
qt widget 화면 전환  (0) 2026.03.18
qt qml 와 c++ 상호연동  (0) 2026.01.16
Posted by 구차니
embeded/FPGA - ALTERA2026. 3. 22. 22:33

2023년 6월 9일 단종 공고가 떴었다.

그럼 quartus도 22.x 까지만 지원할 것 같은데. 아예 사라진건진 봐야 알 듯.

[링크 : https://www.reddit.com/r/FPGA/comments/1492bx0/intel_discontinues_nios_ii_ip/]

 

nios v/m nios v/g 로 대체라면 기존의 ii/e ii/f 중에 f가 바뀌나?

ipr-nios가 정식으로 쓰는거고 ip-nios는 evaluation 이라는데(1시간 이후 멈춤) 맞나?

[링크 : https://www.intel.com/content/www/us/en/content-details/781327/intel-is-discontinuing-ip-ordering-codes-listed-in-pdn2312-for-nios-ii-ip.html]

 

그나저나 DMIPS 드럽게 낮네 

[링크 : https://docs.altera.com/r/docs/683629/current/nios-ii-performance-benchmarks/nios-ii-performance-benchmarks]

 

STM32F102x8 cortex-m3의 경우 1.25DMIPS 라는데 시기가 차이 있다 하더라도 nios ii/f가 제법 처참하다 싶다.

1.25 DMIPS/MHz (Dhrystone 2.1)

[링크 : https://www.st.com/resource/en/datasheet/stm32f102c8.pdf]

 

17년 이후로 Nios ii gen 2로 바뀌면서 nios ii/s는 사라지고 f만 남은거 같은데

그러면 위에 ip-nios랑 ipr-nios는 f인가? 머지?

Nios II classic is offered in 3 different configurations: Nios II/f (fast), Nios II/s (standard), and Nios II/e (economy). Nios II gen2 is offered in 2 different configurations: Nios II/f (fast), and Nios II/e (economy).

Nios II/f

The Nios II/f core is designed for maximum performance at the expense of core size. Features of Nios II/f include:
  • Separate instruction and data caches (512 B to 64 KB)
  • Optional MMU or MPU
  • Access to up to 2 GB of external address space
  • Optional tightly coupled memory for instructions and data
  • Six-stage pipeline to achieve maximum DMIPS/MHz
  • Single-cycle hardware multiply and barrel shifter
  • Optional hardware divide option
  • Dynamic branch prediction
  • Up to 256 custom instructions and unlimited hardware accelerators
  • JTAG debug module
  • Optional JTAG debug module enhancements, including hardware breakpoints, data triggers, and real-time trace

Nios II/s

Nios II/s core is designed to maintain a balance between performance and cost. This core implementation is not longer supported for Altera Quartus II v.17 and newer. Features of Nios II/s include:
  • Instruction cache
  • Up to 2 GB of external address space
  • Optional tightly coupled memory for instructions
  • Five-stage pipeline
  • Static branch prediction
  • Hardware multiply, divide, and shift options
  • Up to 256 custom instructions
  • JTAG debug module
  • Optional JTAG debug module enhancements, including hardware breakpoints, data triggers, and real-time trace

Nios II/e

The Nios II/e core is designed for smallest possible logic utilization of FPGAs. This is especially efficient for low-cost Cyclone II FPGA applications. Features of Nios II/e include:
  • Up to 2 GB of external address space
  • JTAG debug module
  • Complete systems in fewer than 700 LEs
  • Optional debug enhancements
  • Up to 256 custom instructions
  • Free, no license required

[링크 : https://en.wikipedia.org/wiki/Nios_II]

 

+

ai 답변

quartus 19.1 부터 EDS 제거되면서 윈도우에서 WSL 필요

quartus 24.1 부터 nios ii / eds 제거

 

+

레딧도 그렇지만 정말 취미(?) 사용자를 위해서는 두 회사가 더 멀어지고 있지만

altera는 intel에 인수되면서 더 심화된것 같고. 그래서 altera가 다시 intel과 결별한게 아닌가 싶다.

[링크 : https://www.cio.com/article/3964395/인텔-알테라-지분-51-매각···-fpga-사업-정리해-구조-개.html]

 

이 추세면.. xilinx로 갈아타야 하려나.. 쩝..

terasic 형님들 de0-nano-soc 처럼 쌈박한 zynq 내주실 생각 없습니까!?!??!

Posted by 구차니

찾아보니 원래 한 40만원 하던걸

비 맞고 수리비가 더 들어서 수리없이 5만원에 자전거 매장에서 중고로 업어옴

그래도 무려 티티카카 tube a7 이라 네임벨류가 있는 ㅋㅋ

 

[링크 : https://m.blog.naver.com/papertrain/222066348303]

'개소리 왈왈 > 육아관련 주저리' 카테고리의 다른 글

입원 수술  (0) 2026.03.25
아파  (0) 2026.03.24
무좀약  (0) 2026.03.14
약기운 때문인가  (0) 2026.03.09
약먹다 배부르겠네!!  (0) 2026.03.07
Posted by 구차니
embeded/FPGA - ALTERA2026. 3. 21. 23:50

아니.. HPS 넣으면 IP에서 추가하라고 말만하지 말고

좀 강하게 경고를 하라고 ㅠㅠ

 

 

 

quartus 에서 넣으면 되는줄 알았는데 그게 아니고

tools - platform designer 해서 넣어야 하나보다.(까먹어서 인터넷 검색..)

 

먼가 복잡하게 뜨는데 먼지 모르니 귀찮아서(!) finish 하고

 

clk 와 각종 clock_input들을 O를 클릭해서 검은색이 체크되어 클럭이 넘어오게 해주고

 

종료하려고 하면 Generate Now? 라고 물어보는데 이걸 "예" 하던가

 

platform designed의 우측 하단 Generate HDL을 누르면 될 듯.

그리고 Finish 해주면 먼가 

 

아까는 안보이던 hps가 추가되어있는데

 

이걸 더블클릭해서 먼가 또 이상한짓을 하고 나면 되는 듯?

그리고 뜨는 다이얼로그를 보니 수동으로 추가해야 하나는 것 같다.

 

project nabigaor를 file로 하고 우클릭한다음 "Add/Remove Files in Project" 해서

 

설정 창이 열리면 File name ... 을 눌러서

 

qip 확장자를 찾아서 넣고

 

빌드해도 안되네!!!

 

아우 빡셔.. 튜토리얼 다시 찾아봐야겠다.

 

+

지금은 Bidir로 되어있는데

 

이미 생성되어있는 프로젝트 열어서 보니 엥 Unknown?

readonly 라고 수정도 안되는데 어우.. 어떻게 하지 ㅠㅠ

 

+

2026.03.22

아래껄 추가하니 조금더 진행은 되는데

unnamed u0 (
        .clk_clk                               ( CLOCK_50),                            //             clk.clk
        .reset_reset_n                         ( 1'b1),                      //           reset.reset_n
        .memory_mem_a                          ( HPS_DDR3_ADDR),                          //          memory.mem_a
        .memory_mem_ba                         ( HPS_DDR3_BA),                         //                .mem_ba
        .memory_mem_ck                         ( HPS_DDR3_CK_P),                         //                .mem_ck
        .memory_mem_ck_n                       ( HPS_DDR3_CK_N),                       //                .mem_ck_n
        .memory_mem_cke                        ( HPS_DDR3_CKE),                        //                .mem_cke
        .memory_mem_cs_n                       ( HPS_DDR3_CS_N),                       //                .mem_cs_n
        .memory_mem_ras_n                      ( HPS_DDR3_RAS_N),                      //                .mem_ras_n
        .memory_mem_cas_n                      ( HPS_DDR3_CAS_N),                      //                .mem_cas_n
        .memory_mem_we_n                       ( HPS_DDR3_WE_N),                       //                .mem_we_n
        .memory_mem_reset_n                    ( HPS_DDR3_RESET_N),                    //                .mem_reset_n
        .memory_mem_dq                         ( HPS_DDR3_DQ),                         //                .mem_dq
        .memory_mem_dqs                        ( HPS_DDR3_DQS_P),                        //                .mem_dqs
        .memory_mem_dqs_n                      ( HPS_DDR3_DQS_N),                      //                .mem_dqs_n
        .memory_mem_odt                        ( HPS_DDR3_ODT),                        //                .mem_odt
        .memory_mem_dm                         ( HPS_DDR3_DM),                         //                .mem_dm
        .memory_oct_rzqin                      ( HPS_DDR3_RZQ),                      //                .oct_rzqin
       };

 

또 먼가 잘못했는지 -_-

여전히 DDR3쪽 DQS 핀 에러는 여전하고

그 와중에 용량이 부족하다고 배째는데 이게 말이... 되나?

Error (169008): Can't turn on open-drain option for differential I/O pin HPS_DDR3_DQS_N[1]
Error (169008): Can't turn on open-drain option for differential I/O pin HPS_DDR3_DQS_N[2]
Error (169008): Can't turn on open-drain option for differential I/O pin HPS_DDR3_DQS_N[3]
Error (169008): Can't turn on open-drain option for differential I/O pin HPS_DDR3_DQS_P[1]
Error (169008): Can't turn on open-drain option for differential I/O pin HPS_DDR3_DQS_P[2]
Error (169008): Can't turn on open-drain option for differential I/O pin HPS_DDR3_DQS_P[3]
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:00
Warning (169064): Following 85 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable
Info (169065): Pin AUD_BCLK has a permanently disabled output enable
Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable
Info (169065): Pin DRAM_DQ[0] has a permanently disabled output enable
Info (169065): Pin DRAM_DQ[1] has a permanently disabled output enable
Info (169065): Pin DRAM_DQ[2] has a permanently disabled output enable
Info (169065): Pin DRAM_DQ[3] has a permanently disabled output enable
Info (169065): Pin DRAM_DQ[4] has a permanently disabled output enable
Info (169065): Pin DRAM_DQ[5] has a permanently disabled output enable
Info (169065): Pin DRAM_DQ[6] has a permanently disabled output enable
Info (169065): Pin DRAM_DQ[7] has a permanently disabled output enable
Info (169065): Pin DRAM_DQ[8] has a permanently disabled output enable
Info (169065): Pin DRAM_DQ[9] has a permanently disabled output enable
Info (169065): Pin DRAM_DQ[10] has a permanently disabled output enable
Info (169065): Pin DRAM_DQ[11] has a permanently disabled output enable
Info (169065): Pin DRAM_DQ[12] has a permanently disabled output enable
Info (169065): Pin DRAM_DQ[13] has a permanently disabled output enable
Info (169065): Pin DRAM_DQ[14] has a permanently disabled output enable
Info (169065): Pin DRAM_DQ[15] has a permanently disabled output enable
Info (169065): Pin FPGA_I2C_SDAT has a permanently disabled output enable
Info (169065): Pin PS2_CLK has a permanently disabled output enable
Info (169065): Pin PS2_CLK2 has a permanently disabled output enable
Info (169065): Pin PS2_DAT has a permanently disabled output enable
Info (169065): Pin PS2_DAT2 has a permanently disabled output enable
Info (169065): Pin HPS_CONV_USB_N has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQ[8] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQ[9] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQ[10] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQ[11] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQ[12] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQ[13] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQ[14] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQ[15] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQ[16] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQ[17] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQ[18] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQ[19] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQ[20] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQ[21] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQ[22] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQ[23] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQ[24] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQ[25] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQ[26] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQ[27] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQ[28] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQ[29] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQ[30] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQ[31] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQS_N[1] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQS_N[2] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQS_N[3] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQS_P[1] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQS_P[2] has a permanently disabled output enable
Info (169065): Pin HPS_DDR3_DQS_P[3] has a permanently disabled output enable
Info (169065): Pin HPS_ENET_INT_N has a permanently disabled output enable
Info (169065): Pin HPS_ENET_MDIO has a permanently disabled output enable
Info (169065): Pin HPS_FLASH_DATA[0] has a permanently disabled output enable
Info (169065): Pin HPS_FLASH_DATA[1] has a permanently disabled output enable
Info (169065): Pin HPS_FLASH_DATA[2] has a permanently disabled output enable
Info (169065): Pin HPS_FLASH_DATA[3] has a permanently disabled output enable
Info (169065): Pin HPS_GPIO[0] has a permanently disabled output enable
Info (169065): Pin HPS_GPIO[1] has a permanently disabled output enable
Info (169065): Pin HPS_GSENSOR_INT has a permanently disabled output enable
Info (169065): Pin HPS_I2C1_SCLK has a permanently disabled output enable
Info (169065): Pin HPS_I2C1_SDAT has a permanently disabled output enable
Info (169065): Pin HPS_I2C2_SCLK has a permanently disabled output enable
Info (169065): Pin HPS_I2C2_SDAT has a permanently disabled output enable
Info (169065): Pin HPS_I2C_CONTROL has a permanently disabled output enable
Info (169065): Pin HPS_KEY has a permanently disabled output enable
Info (169065): Pin HPS_LED has a permanently disabled output enable
Info (169065): Pin HPS_SD_CMD has a permanently disabled output enable
Info (169065): Pin HPS_SD_DATA[0] has a permanently disabled output enable
Info (169065): Pin HPS_SD_DATA[1] has a permanently disabled output enable
Info (169065): Pin HPS_SD_DATA[2] has a permanently disabled output enable
Info (169065): Pin HPS_SD_DATA[3] has a permanently disabled output enable
Info (169065): Pin HPS_SPIM_SS has a permanently disabled output enable
Info (169065): Pin HPS_USB_DATA[0] has a permanently disabled output enable
Info (169065): Pin HPS_USB_DATA[1] has a permanently disabled output enable
Info (169065): Pin HPS_USB_DATA[2] has a permanently disabled output enable
Info (169065): Pin HPS_USB_DATA[3] has a permanently disabled output enable
Info (169065): Pin HPS_USB_DATA[4] has a permanently disabled output enable
Info (169065): Pin HPS_USB_DATA[5] has a permanently disabled output enable
Info (169065): Pin HPS_USB_DATA[6] has a permanently disabled output enable
Info (169065): Pin HPS_USB_DATA[7] has a permanently disabled output enable
Warning (169069): Following 216 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
Info (169070): Pin ADC_CONVST has GND driving its datain port
Info (169070): Pin ADC_DIN has GND driving its datain port
Info (169070): Pin ADC_SCLK has GND driving its datain port
Info (169070): Pin AUD_DACDAT has GND driving its datain port
Info (169070): Pin AUD_XCK has GND driving its datain port
Info (169070): Pin DRAM_ADDR[0] has GND driving its datain port
Info (169070): Pin DRAM_ADDR[1] has GND driving its datain port
Info (169070): Pin DRAM_ADDR[2] has GND driving its datain port
Info (169070): Pin DRAM_ADDR[3] has GND driving its datain port
Info (169070): Pin DRAM_ADDR[4] has GND driving its datain port
Info (169070): Pin DRAM_ADDR[5] has GND driving its datain port
Info (169070): Pin DRAM_ADDR[6] has GND driving its datain port
Info (169070): Pin DRAM_ADDR[7] has GND driving its datain port
Info (169070): Pin DRAM_ADDR[8] has GND driving its datain port
Info (169070): Pin DRAM_ADDR[9] has GND driving its datain port
Info (169070): Pin DRAM_ADDR[10] has GND driving its datain port
Info (169070): Pin DRAM_ADDR[11] has GND driving its datain port
Info (169070): Pin DRAM_ADDR[12] has GND driving its datain port
Info (169070): Pin DRAM_BA[0] has GND driving its datain port
Info (169070): Pin DRAM_BA[1] has GND driving its datain port
Info (169070): Pin DRAM_CAS_N has GND driving its datain port
Info (169070): Pin DRAM_CKE has GND driving its datain port
Info (169070): Pin DRAM_CLK has GND driving its datain port
Info (169070): Pin DRAM_CS_N has GND driving its datain port
Info (169070): Pin DRAM_LDQM has GND driving its datain port
Info (169070): Pin DRAM_RAS_N has GND driving its datain port
Info (169070): Pin DRAM_UDQM has GND driving its datain port
Info (169070): Pin DRAM_WE_N has GND driving its datain port
Info (169070): Pin FPGA_I2C_SCLK has GND driving its datain port
Info (169070): Pin HEX0[0] has GND driving its datain port
Info (169070): Pin HEX0[1] has GND driving its datain port
Info (169070): Pin HEX0[2] has GND driving its datain port
Info (169070): Pin HEX0[3] has GND driving its datain port
Info (169070): Pin HEX0[4] has GND driving its datain port
Info (169070): Pin HEX0[5] has GND driving its datain port
Info (169070): Pin HEX0[6] has GND driving its datain port
Info (169070): Pin HEX1[0] has GND driving its datain port
Info (169070): Pin HEX1[1] has GND driving its datain port
Info (169070): Pin HEX1[2] has GND driving its datain port
Info (169070): Pin HEX1[3] has GND driving its datain port
Info (169070): Pin HEX1[4] has GND driving its datain port
Info (169070): Pin HEX1[5] has GND driving its datain port
Info (169070): Pin HEX1[6] has GND driving its datain port
Info (169070): Pin HEX2[0] has GND driving its datain port
Info (169070): Pin HEX2[1] has GND driving its datain port
Info (169070): Pin HEX2[2] has GND driving its datain port
Info (169070): Pin HEX2[3] has GND driving its datain port
Info (169070): Pin HEX2[4] has GND driving its datain port
Info (169070): Pin HEX2[5] has GND driving its datain port
Info (169070): Pin HEX2[6] has GND driving its datain port
Info (169070): Pin HEX3[0] has GND driving its datain port
Info (169070): Pin HEX3[1] has GND driving its datain port
Info (169070): Pin HEX3[2] has GND driving its datain port
Info (169070): Pin HEX3[3] has GND driving its datain port
Info (169070): Pin HEX3[4] has GND driving its datain port
Info (169070): Pin HEX3[5] has GND driving its datain port
Info (169070): Pin HEX3[6] has GND driving its datain port
Info (169070): Pin HEX4[0] has GND driving its datain port
Info (169070): Pin HEX4[1] has GND driving its datain port
Info (169070): Pin HEX4[2] has GND driving its datain port
Info (169070): Pin HEX4[3] has GND driving its datain port
Info (169070): Pin HEX4[4] has GND driving its datain port
Info (169070): Pin HEX4[5] has GND driving its datain port
Info (169070): Pin HEX4[6] has GND driving its datain port
Info (169070): Pin HEX5[0] has GND driving its datain port
Info (169070): Pin HEX5[1] has GND driving its datain port
Info (169070): Pin HEX5[2] has GND driving its datain port
Info (169070): Pin HEX5[3] has GND driving its datain port
Info (169070): Pin HEX5[4] has GND driving its datain port
Info (169070): Pin HEX5[5] has GND driving its datain port
Info (169070): Pin HEX5[6] has GND driving its datain port
Info (169070): Pin IRDA_TXD has GND driving its datain port
Info (169070): Pin LEDR[0] has GND driving its datain port
Info (169070): Pin LEDR[1] has GND driving its datain port
Info (169070): Pin LEDR[2] has GND driving its datain port
Info (169070): Pin LEDR[3] has GND driving its datain port
Info (169070): Pin LEDR[4] has GND driving its datain port
Info (169070): Pin LEDR[5] has GND driving its datain port
Info (169070): Pin LEDR[6] has GND driving its datain port
Info (169070): Pin LEDR[7] has GND driving its datain port
Info (169070): Pin LEDR[8] has GND driving its datain port
Info (169070): Pin LEDR[9] has GND driving its datain port
Info (169070): Pin TD_RESET_N has GND driving its datain port
Info (169070): Pin VGA_BLANK_N has GND driving its datain port
Info (169070): Pin VGA_B[0] has GND driving its datain port
Info (169070): Pin VGA_B[1] has GND driving its datain port
Info (169070): Pin VGA_B[2] has GND driving its datain port
Info (169070): Pin VGA_B[3] has GND driving its datain port
Info (169070): Pin VGA_B[4] has GND driving its datain port
Info (169070): Pin VGA_B[5] has GND driving its datain port
Info (169070): Pin VGA_B[6] has GND driving its datain port
Info (169070): Pin VGA_B[7] has GND driving its datain port
Info (169070): Pin VGA_CLK has GND driving its datain port
Info (169070): Pin VGA_G[0] has GND driving its datain port
Info (169070): Pin VGA_G[1] has GND driving its datain port
Info (169070): Pin VGA_G[2] has GND driving its datain port
Info (169070): Pin VGA_G[3] has GND driving its datain port
Info (169070): Pin VGA_G[4] has GND driving its datain port
Info (169070): Pin VGA_G[5] has GND driving its datain port
Info (169070): Pin VGA_G[6] has GND driving its datain port
Info (169070): Pin VGA_G[7] has GND driving its datain port
Info (169070): Pin VGA_HS has GND driving its datain port
Info (169070): Pin VGA_R[0] has GND driving its datain port
Info (169070): Pin VGA_R[1] has GND driving its datain port
Info (169070): Pin VGA_R[2] has GND driving its datain port
Info (169070): Pin VGA_R[3] has GND driving its datain port
Info (169070): Pin VGA_R[4] has GND driving its datain port
Info (169070): Pin VGA_R[5] has GND driving its datain port
Info (169070): Pin VGA_R[6] has GND driving its datain port
Info (169070): Pin VGA_R[7] has GND driving its datain port
Info (169070): Pin VGA_SYNC_N has GND driving its datain port
Info (169070): Pin VGA_VS has GND driving its datain port
Info (169070): Pin HPS_DDR3_ADDR[13] has GND driving its datain port
Info (169070): Pin HPS_DDR3_ADDR[14] has GND driving its datain port
Info (169070): Pin HPS_DDR3_DM[1] has GND driving its datain port
Info (169070): Pin HPS_DDR3_DM[2] has GND driving its datain port
Info (169070): Pin HPS_DDR3_DM[3] has GND driving its datain port
Info (169070): Pin HPS_ENET_GTX_CLK has GND driving its datain port
Info (169070): Pin HPS_ENET_MDC has GND driving its datain port
Info (169070): Pin HPS_ENET_TX_DATA[0] has GND driving its datain port
Info (169070): Pin HPS_ENET_TX_DATA[1] has GND driving its datain port
Info (169070): Pin HPS_ENET_TX_DATA[2] has GND driving its datain port
Info (169070): Pin HPS_ENET_TX_DATA[3] has GND driving its datain port
Info (169070): Pin HPS_ENET_TX_EN has GND driving its datain port
Info (169070): Pin HPS_FLASH_DCLK has GND driving its datain port
Info (169070): Pin HPS_FLASH_NCSO has GND driving its datain port
Info (169070): Pin HPS_SD_CLK has GND driving its datain port
Info (169070): Pin HPS_SPIM_CLK has GND driving its datain port
Info (169070): Pin HPS_SPIM_MOSI has GND driving its datain port
Info (169070): Pin HPS_UART_TX has GND driving its datain port
Info (169070): Pin HPS_USB_STP has GND driving its datain port
Info (169070): Pin AUD_ADCLRCK has VCC driving its datain port
Info (169070): Pin AUD_BCLK has VCC driving its datain port
Info (169070): Pin AUD_DACLRCK has VCC driving its datain port
Info (169070): Pin DRAM_DQ[0] has VCC driving its datain port
Info (169070): Pin DRAM_DQ[1] has VCC driving its datain port
Info (169070): Pin DRAM_DQ[2] has VCC driving its datain port
Info (169070): Pin DRAM_DQ[3] has VCC driving its datain port
Info (169070): Pin DRAM_DQ[4] has VCC driving its datain port
Info (169070): Pin DRAM_DQ[5] has VCC driving its datain port
Info (169070): Pin DRAM_DQ[6] has VCC driving its datain port
Info (169070): Pin DRAM_DQ[7] has VCC driving its datain port
Info (169070): Pin DRAM_DQ[8] has VCC driving its datain port
Info (169070): Pin DRAM_DQ[9] has VCC driving its datain port
Info (169070): Pin DRAM_DQ[10] has VCC driving its datain port
Info (169070): Pin DRAM_DQ[11] has VCC driving its datain port
Info (169070): Pin DRAM_DQ[12] has VCC driving its datain port
Info (169070): Pin DRAM_DQ[13] has VCC driving its datain port
Info (169070): Pin DRAM_DQ[14] has VCC driving its datain port
Info (169070): Pin DRAM_DQ[15] has VCC driving its datain port
Info (169070): Pin FPGA_I2C_SDAT has VCC driving its datain port
Info (169070): Pin PS2_CLK has VCC driving its datain port
Info (169070): Pin PS2_CLK2 has VCC driving its datain port
Info (169070): Pin PS2_DAT has VCC driving its datain port
Info (169070): Pin PS2_DAT2 has VCC driving its datain port
Info (169070): Pin HPS_CONV_USB_N has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQ[8] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQ[9] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQ[10] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQ[11] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQ[12] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQ[13] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQ[14] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQ[15] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQ[16] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQ[17] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQ[18] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQ[19] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQ[20] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQ[21] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQ[22] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQ[23] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQ[24] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQ[25] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQ[26] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQ[27] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQ[28] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQ[29] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQ[30] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQ[31] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQS_N[1] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQS_N[2] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQS_N[3] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQS_P[1] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQS_P[2] has VCC driving its datain port
Info (169070): Pin HPS_DDR3_DQS_P[3] has VCC driving its datain port
Info (169070): Pin HPS_ENET_INT_N has VCC driving its datain port
Info (169070): Pin HPS_ENET_MDIO has VCC driving its datain port
Info (169070): Pin HPS_FLASH_DATA[0] has VCC driving its datain port
Info (169070): Pin HPS_FLASH_DATA[1] has VCC driving its datain port
Info (169070): Pin HPS_FLASH_DATA[2] has VCC driving its datain port
Info (169070): Pin HPS_FLASH_DATA[3] has VCC driving its datain port
Info (169070): Pin HPS_GPIO[0] has VCC driving its datain port
Info (169070): Pin HPS_GPIO[1] has VCC driving its datain port
Info (169070): Pin HPS_GSENSOR_INT has VCC driving its datain port
Info (169070): Pin HPS_I2C1_SCLK has VCC driving its datain port
Info (169070): Pin HPS_I2C1_SDAT has VCC driving its datain port
Info (169070): Pin HPS_I2C2_SCLK has VCC driving its datain port
Info (169070): Pin HPS_I2C2_SDAT has VCC driving its datain port
Info (169070): Pin HPS_I2C_CONTROL has VCC driving its datain port
Info (169070): Pin HPS_KEY has VCC driving its datain port
Info (169070): Pin HPS_LED has VCC driving its datain port
Info (169070): Pin HPS_SD_CMD has VCC driving its datain port
Info (169070): Pin HPS_SD_DATA[0] has VCC driving its datain port
Info (169070): Pin HPS_SD_DATA[1] has VCC driving its datain port
Info (169070): Pin HPS_SD_DATA[2] has VCC driving its datain port
Info (169070): Pin HPS_SD_DATA[3] has VCC driving its datain port
Info (169070): Pin HPS_SPIM_SS has VCC driving its datain port
Info (169070): Pin HPS_USB_DATA[0] has VCC driving its datain port
Info (169070): Pin HPS_USB_DATA[1] has VCC driving its datain port
Info (169070): Pin HPS_USB_DATA[2] has VCC driving its datain port
Info (169070): Pin HPS_USB_DATA[3] has VCC driving its datain port
Info (169070): Pin HPS_USB_DATA[4] has VCC driving its datain port
Info (169070): Pin HPS_USB_DATA[5] has VCC driving its datain port
Info (169070): Pin HPS_USB_DATA[6] has VCC driving its datain port
Info (169070): Pin HPS_USB_DATA[7] has VCC driving its datain port
Info (169186): Following groups of pins have the same dynamic on-chip termination control
Info (169185): Following pins have the same dynamic on-chip termination control: unnamed:u0|unnamed_hps_0:hps_0|unnamed_hps_0_hps_0:hps_0|unnamed_hps_0_hps_0_hps_io:hps_io|unnamed_hps_0_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
Info (169066): Type bi-directional pin HPS_DDR3_DQS_N[0] uses the Differential 1.5-V SSTL Class I I/O standard
Info (169185): Following pins have the same dynamic on-chip termination control: unnamed:u0|unnamed_hps_0:hps_0|unnamed_hps_0_hps_0:hps_0|unnamed_hps_0_hps_0_hps_io:hps_io|unnamed_hps_0_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
Info (169066): Type bi-directional pin HPS_DDR3_DQ[0] uses the SSTL-15 Class I I/O standard
Info (169185): Following pins have the same dynamic on-chip termination control: unnamed:u0|unnamed_hps_0:hps_0|unnamed_hps_0_hps_0:hps_0|unnamed_hps_0_hps_0_hps_io:hps_io|unnamed_hps_0_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
Info (169066): Type bi-directional pin HPS_DDR3_DQ[1] uses the SSTL-15 Class I I/O standard
Info (169185): Following pins have the same dynamic on-chip termination control: unnamed:u0|unnamed_hps_0:hps_0|unnamed_hps_0_hps_0:hps_0|unnamed_hps_0_hps_0_hps_io:hps_io|unnamed_hps_0_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
Info (169066): Type bi-directional pin HPS_DDR3_DQ[2] uses the SSTL-15 Class I I/O standard
Info (169185): Following pins have the same dynamic on-chip termination control: unnamed:u0|unnamed_hps_0:hps_0|unnamed_hps_0_hps_0:hps_0|unnamed_hps_0_hps_0_hps_io:hps_io|unnamed_hps_0_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
Info (169066): Type bi-directional pin HPS_DDR3_DQ[3] uses the SSTL-15 Class I I/O standard
Info (169185): Following pins have the same dynamic on-chip termination control: unnamed:u0|unnamed_hps_0:hps_0|unnamed_hps_0_hps_0:hps_0|unnamed_hps_0_hps_0_hps_io:hps_io|unnamed_hps_0_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
Info (169066): Type bi-directional pin HPS_DDR3_DQ[4] uses the SSTL-15 Class I I/O standard
Info (169185): Following pins have the same dynamic on-chip termination control: unnamed:u0|unnamed_hps_0:hps_0|unnamed_hps_0_hps_0:hps_0|unnamed_hps_0_hps_0_hps_io:hps_io|unnamed_hps_0_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
Info (169066): Type bi-directional pin HPS_DDR3_DQ[5] uses the SSTL-15 Class I I/O standard
Info (169185): Following pins have the same dynamic on-chip termination control: unnamed:u0|unnamed_hps_0:hps_0|unnamed_hps_0_hps_0:hps_0|unnamed_hps_0_hps_0_hps_io:hps_io|unnamed_hps_0_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
Info (169066): Type bi-directional pin HPS_DDR3_DQ[6] uses the SSTL-15 Class I I/O standard
Info (169185): Following pins have the same dynamic on-chip termination control: unnamed:u0|unnamed_hps_0:hps_0|unnamed_hps_0_hps_0:hps_0|unnamed_hps_0_hps_0_hps_io:hps_io|unnamed_hps_0_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
Info (169066): Type bi-directional pin HPS_DDR3_DQ[7] uses the SSTL-15 Class I I/O standard
Info (169185): Following pins have the same dynamic on-chip termination control: unnamed:u0|unnamed_hps_0:hps_0|unnamed_hps_0_hps_0:hps_0|unnamed_hps_0_hps_0_hps_io:hps_io|unnamed_hps_0_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
Info (169066): Type bi-directional pin HPS_DDR3_DQS_P[0] uses the Differential 1.5-V SSTL Class I I/O standard
Error (11802): Can't fit design in device. Modify your design to reduce resources, or choose a larger device. The Intel FPGA Knowledge Database contains many articles with specific details on how to resolve this error. Visit the Knowledge Database at https://www.altera.com/support/support-resources/knowledge-base/search.html and search for this specific error message number.
Error: Quartus Prime Fitter was unsuccessful. 7 errors, 5 warnings
Error: Peak virtual memory: 5113 megabytes
Error: Processing ended: Sun Mar 22 17:55:31 2026
Error: Elapsed time: 00:00:06
Error: Total CPU time (on all processors): 00:00:05
Error (293001): Quartus Prime Full Compilation was unsuccessful. 9 errors, 341 warnings

 

로직이 부족한줄 알았는데 핀이 너무 많이 할당되어도 그런 에러가 발생하는 건가?

[링크 : https://stackoverflow.com/questions/50442061/quartus-unable-to-fit-design-to-device]

'embeded > FPGA - ALTERA' 카테고리의 다른 글

nios II 단종  (0) 2026.03.22
fpga sdk for openCL  (0) 2026.03.18
aocl_c5soc_getting_started.pdf (Altera SDK for OpenCL)  (0) 2026.03.18
de1-soc와 quartus / fpga sdk for opencl  (0) 2026.03.18
quartus prime standard 실행  (0) 2026.03.17
Posted by 구차니