구차니의 잡동사니 모음

intel oneAPI랑 비슷한건가?

[링크 : https://www.xilinx.com/products/design-tools/vitis/vitis-platform.html]

hs high speed

hr high range 3.3v

hd high density

hp high performance chip2chip comm 1.8v

[링크 : http://forums.xilinx.com/t5/Implementation/IO-bank-In-FPGA/td-p/1041175]

[링크 : http://www.edaboard.com/threads/what-is-a-bank-in-fpga.78952/]

Select IO User's Guide

digitally-controlled impedance  (DCI)

HR banks do not have DCI.

With some exceptions, each I/O bank contains 50 SelectIO pins. 

iob input output block

[링크 : http://www.xilinx.com/.../sw_manuals/help/iseguide/mergedProjects/fpga_editor/html/fe_d_iob.htm]

아쉽게도 개발자가 놓아버린 칩이라

중고로 나와서 산다고 하더라도 무슨 의미가 있나싶긴한데 지르고 싶네.

microzed에 parallela 칩 하나 붙여놓은 느낌의 구성이라 공부하긴 좋을 듯 하다.

성능으로는 66core 버전이 소비전류에 비하면 상당히 준수한데 66core 모델은 구하기 힘들다는 문제가...

90 gflops 5w / 66core

[링크 : http://www.adapteva.com/parallella/]

29.77 gflops(16 32) 465.1 gflops (64) / max 320w

[링크 : http://www.techpowerup.com/gpu-specs/geforce-rtx-3080.c3621]

정체가 멀까...

구성도 상으로는 zynq xortex a9이 메인이고

fpga eLink 2gbps로 연결되어

co processor로 병렬 작동하는 느낌..

[링크 : http://www.adapteva.com/epiphanyiii/]

[링크 : http://www.parallella.org/]

사자니 돈 아까울려나..

[링크 : http://www.adapteva.com/andreas-blog/adapteva-status/]

zynq Z7000 시리즈 후속은 머가 있나 보는데

왜 MPSoC이 이름이 익숙하지?

아무튼 2015~2016년 즈음에 나온 녀석들.

Zynq / Cortex-A9 (Dual, Single)

Zynq Ultrascale+ MPSoC / Cortex-A53 (Dual, Quad 64bit) + Cortex-R5F(Dual)

Zynq Ultrascale+ RFSoC / Cortex-A53 (Dual, Quad 64bit) + Cortex-R5F(Dual) / Digital RF-ADC, RF-DAC, SD-FEC

Versal ACAP / Cortex-A71 (Dual 64bit) + Cortex-R5F(Dual)

[링크 : https://www.xilinx.com/products/silicon-devices/soc.html]

문득 zynq에 대응되는 cyclone V를 찾아보다 보니 뜬금없이 보이는 openCL

읭? 그런데 동일 코어일텐데 왜 하나는 openCL이고 다른건 없을까?

[링크 : https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=163#Category165]

  [링크 : https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=167&No=1046]

  [링크 : https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=167&No=941]

[링크 : https://www.intel.com/content/www/us/en/programmable/documentation/ewa1400875619714.html]

/sys/class/fpga_manager가 안보여서 찾아보는데

이걸 하려면 kernel을 손을 대야 하는 듯.

[링크 : https://forums.xilinx.com/t5/Embedded-Linux/PL-configuration-under-Linux-on-Zedboard/td-p/1019767]

[링크 : https://xilinx-wiki.atlassian.net/.../18841645/Solution+Zynq+PL+Programming+With+FPGA+Manager]

공식적으로 없다 있다는 못 찾고, arm 자체 커뮤니티 글에 의하면 없다고 한다.

그나저나 MUL이 있음 DIV도 줘야 하는거 아냐? ㅠㅠ

[링크 : https://community.arm.com/.../processors-ip-blog/posts/divide-and-conquer]

+

참고로 A7이 A9 이후에 나온거

zynq 메뉴얼 보다보니 모르는 단어가 나왔는데.. 정작

내가 가지고 있는 데이터시트에는 없어서 찾는 중..

multiplexed input/output (MIO) and extended MIO (EMIO)

[링크 : https://fpgawork.com/2018/12/20/...gpio-via-mio-and-emio-in-all-programmable-soc-ap-soc-zynq-7000/]

Zynq는 아직 구조를 보진 못했지만..

PS(Cortex-A9) 작동중에 PL 을 업데이트 할 수 있다고 한다.

일단 PS에서 PL을 업데이트 하려면 아래 과정을 거치면 된다는데.. petalinux 아니어도 있는진 봐야겠다.

[링크 : https://www.hackster.io/anujvaishnav20/programming-the-pl-at-runtime-with-petalinux-72a820]

[링크 : https://xilinx.tistory.com/m/entry/FPGA와-Zynq-boot-부팅과정-비교]