심심해서(?) 지른기념으로(?!) 찾아봤는데
괜히 자일링스 많이 사용하는게 아닌 듯..
확실히 이것저것 키워드 넣어서 검색해보면 자일링스 쪽이 다양하게 잘 뜬다.
[링크 : https://www.xilinx.com/products/intellectual-property.html]
[링크 : https://www.altera.com/products/intellectual-property/ip.html]
| GHDL - 시뮬레이터 (0) | 2017.12.26 |
|---|---|
| c to HDL ㄷㄷㄷ (0) | 2017.12.22 |
| 염가형(?) FPGA evaluation 보드 (0) | 2017.12.20 |
| altera quartus 라이센스 관련 (0) | 2017.12.19 |
| 망할 지름신님... (0) | 2017.12.14 |
음.. bl_startup_rvmdk.S를 보니
아래와 같은 구문이 정상적일 경우 점프할 주소를 넣어 주는 구문인가?
어셈블리를 좀 봐야겠네...
;****************************************************************************** ; ; The reset handler, which gets called when the processor starts. ; ;****************************************************************************** export Reset_Handler Reset_Handler ; ; Initialize the processor. ; bl ProcessorInit ; ; Branch to the SRAM copy of the reset handler. ; ldr pc, =Reset_Handler_In_SRAM ;****************************************************************************** ; ; Initialize the processor by copying the boot loader from flash to SRAM, zero ; filling the .bss section, and moving the vector table to the beginning of ; SRAM. The return address is modified to point to the SRAM copy of the boot ; loader instead of the flash copy, resulting in a branch to the copy now in ; SRAM. ; ;****************************************************************************** export ProcessorInit ProcessorInit ; ; Copy the code image from flash to SRAM. ; if :def:_FLASH_PATCH_COMPATIBLE movs r0, #0x1000 else movs r0, #0x0000 endif movs r1, #0x0000 movt r1, #0x2000 import ||Image$$SRAM$$ZI$$Base|| ldr r2, =||Image$$SRAM$$ZI$$Base|| copy_loop ldr r3, [r0], #4 str r3, [r1], #4 cmp r1, r2 blt copy_loop ; ; Zero fill the .bss section. ; movs r0, #0x0000 import ||Image$$SRAM$$ZI$$Limit|| ldr r2, =||Image$$SRAM$$ZI$$Limit|| zero_loop str r0, [r1], #4 cmp r1, r2 blt zero_loop ; ; Set the vector table pointer to the beginning of SRAM. ; movw r0, #(NVIC_VTABLE & 0xffff) movt r0, #(NVIC_VTABLE >> 16) movs r1, #0x0000 movt r1, #0x2000 str r1, [r0] ; ; Return to the caller. ; bx lr |
[링크 : https://e2e.ti.com/support/microcontrollers/stellaris_arm/f/471/t/100834]
| CMSIS for stellaris/TM4C (0) | 2018.02.12 |
|---|---|
| cortex m3 어셈블리 bl, cbz (0) | 2018.01.04 |
| keil sct - 링커 스크립트 (0) | 2017.12.11 |
| lm3s 부트로더 (0) | 2017.11.21 |
| JTAG / SWD 핀 연결방법 조사.. (0) | 2017.04.04 |
위의 USB에 연결하고 Power Select를 DEBUG로 하고
C:\ti\TivaWare_C_Series-2.1.3.156\examples\boards\ek-tm4c123gxl\usb_dev_gamepad
usb gamepad 바이너리를 올린다음
[링크 : http://www.ti.com/lit/ug/spmu296/spmu296.pdf]
왼쪽의 USB에 연결하고 Power Select를 DEVICE로 해주니 엌ㅋ
HID 장비로 해서 게임 컨트롤러 인식이 된다. ㄷㄷ
보드에 버튼이 두개 있는데.. 도대체 저 X/Y/Z 축은 어떤 정보로 연결된건지 모르겠고
(기울기 센서 있는것도 아니니.. 무슨 값일까?)
아무튼 Example Game Pad 라는 이름으로 인식된다.
+
USB_DP / USB_DM 으로, PD4 / PD5에 연결이 되어있네..
driverlib에서 usb 지원하니 별다른 칩셋이나 회루 구성없이 바로 되나 보네..
[링크 : http://www.ti.com/lit/ug/spmu296/spmu296.pdf]
칩에 USB 컨트롤러가 들어있네
| tivaware bootloader + qs-rgb 테스트 (0) | 2017.12.28 |
|---|---|
| tm4c tivaware bootloader 빌드.. (2) | 2017.12.26 |
| tm4c hibernate module 초기화 무한루프 (2) | 2017.01.10 |
| tivaware swd debug / semihosting (0) | 2017.01.10 |
| tm4c 하이버네이트 소스... (0) | 2016.12.20 |
이럴때는 한국에 사는게 아쉬움..
외국에는 가짓수도 많고 싸보이는데.. ㅠㅠ
[링크 : https://joelw.id.au/FPGA/CheapFPGADevelopmentBoards]
여전이 고민중이지만.. 가격상의 문제로
Altera Cyclone 4. V관련해서는
DE1-SoC나 DE0-SoC는 좀 많이 무리고 (한 20?)
DE0-Nano가 무난하긴 한데, DIP 스위치랑 LED, 버튼식 스위치 2개 있는게 다라서 조금 고민
개인적인 욕심이지만 랜 정도는 달리면 좋겠는데 욕심일 뿐이려나?
Zynq 관련해서는
Parallella 인가 이건 영 구할데가 없고 (한 13.. 근데 판매종료인데..)
Zybo는 매물이 안보이고 (한 15?)
Zedboard 는 심하게 비싸고 ㅠㅠ (한 30?)
Artix-7 관련해서는
Arty-7 정도가 보이는데.. 가격을 물어봐야 하는 귀차니즘이..(한 10?)
다만 얘는 랜도 달렸고. xilinx니까 microblaze도 해볼 수 있으니
랜을 포기하고 de0-nano로 시작해서 나중에 arty-7 구해서 양쪽다 다뤄보는게 나을려나?
+
de0-nano나 arty-7 35T나 둘다, USB 전원으로 충분하고, 외부 전원은 optional이다.
arty에는 ETH phy도 있고.. 램도 넉넉하고 LED랑 스위치가 좀더 많아서 가지고 놀기에는 좋아 보이네..
[링크 : https://reference.digilentinc.com/reference/programmable-logic/arty/reference-manual?redirect=1]
| c to HDL ㄷㄷㄷ (0) | 2017.12.22 |
|---|---|
| FPGA IP 관련.. (0) | 2017.12.22 |
| altera quartus 라이센스 관련 (0) | 2017.12.19 |
| 망할 지름신님... (0) | 2017.12.14 |
| ASSP - Application-specific standard product (0) | 2017.12.14 |
기능적으로 동일
[링크 : https://www.xilinx.com/products/design-tools/vivado.html#buy]
Vivado와 비슷한 제약사항을 따름
[링크 : https://www.xilinx.com/products/design-tools/ise-design-suite.html]
ISE는 모든 에디션에서 Partial Reconfiguration을 구매해야 하지만
Vivado는 Trial도 제공하는 기능으로 구성상 차이가 조금 있음
| xilinx bitstram ecryption (0) | 2018.01.23 |
|---|---|
| xilinx artix-7 프로젝트 빌드해봄 (0) | 2018.01.07 |
| digilent Arty A7 (0) | 2017.12.10 |
| xilinx Bitstram Length와 Logic cell (0) | 2017.12.08 |
| reVISION / zynq 웨비나 (0) | 2017.11.09 |
특이하게도 Standard가 가장 많은 걸 지원하되, 하이엔드 급은 빠지고
Pro는 하이엔드만 지원하고,
웹버전(lite)는 standard와 유사하지만, 일부 메인스트림급(엔트리 상급)은 빠지는 식인 듯
[링크 : http://dl.altera.com/devices/] 버전별 지원 칩셋 목록
버전별로 Nios II EDS 포함한 Quartus Prime은 공통으로 포함
openCL은 lite에서는 빠짐
[링크 : https://www.altera.com/downloads/software/archives/arc-index.html]
[링크 : http://dl.altera.com/16.1/?edition=lite] lite 버전(web)
[링크 : http://dl.altera.com/16.1/?edition=standard] standard 버전
[링크 : http://dl.altera.com/16.1/?edition=pro] pro 버전
lite만 no license required..
[링크 : https://www.altera.com/downloads/download-center.html]
[링크 : https://www.altera.com/support/support-resources/download/licensing/q-and-a.html]
300~400 만원 정도는 우습게 넘겠네 ㄷㄷ
| FPGA IP 관련.. (0) | 2017.12.22 |
|---|---|
| 염가형(?) FPGA evaluation 보드 (0) | 2017.12.20 |
| 망할 지름신님... (0) | 2017.12.14 |
| ASSP - Application-specific standard product (0) | 2017.12.14 |
| FPGA IP? (0) | 2017.12.11 |
아 제발 ㅠㅠ
중고로운 평화나라에서 DE0-nano와 고민중인
Digilent ARTY-A7
멀티터치 포함해서 16만원인데
얘는 그래도 주변기기랑 Zynq 내장이라 확실히 사양면에서는 업그레이드
돈도 업그레이드! ㅠㅠ
[링크 : http://store.digilentinc.com/multi-touch-display-shield-smart-display/] 69.99$
[링크 : http://store.digilentinc.com/arty-a7-artix-7-fpga-development-board-for-makers-and-hobbyists/] 99.00$
[링크 : http://inipro.net/goods_detail.php?goodsIdx=617366] 86,900 (VAT 별도)
[링크 : http://inipro.net/goods_detail.php?goodsIdx=617453] 169,00$ (VAT 별도)
+
2017.12.15
적고보니 이상해서 다시보니.
arty a7은 artix-7 이라 zynq는 아니고
arty z7이 zynq
zynq는 zybo라고 다른 녀석인데 이니프로 사이트 보니 25만원 정도 하겠네 ㅠㅠ
아무튼.. 중고나라 이미지를 찾아보니 A7인거 같은데 고민이네..
| 염가형(?) FPGA evaluation 보드 (0) | 2017.12.20 |
|---|---|
| altera quartus 라이센스 관련 (0) | 2017.12.19 |
| ASSP - Application-specific standard product (0) | 2017.12.14 |
| FPGA IP? (0) | 2017.12.11 |
| fpga bitstream format? (0) | 2017.12.08 |
ASSP랑 ASIC를 비교하는데
무슨 차이인지 모호하다.. 그냥 단독 기능용 칩이라고 하면 되려나?
USB 인터페이스 칩을 ASSP로 보는데
그렇게 따지면.. ASSP는 ASIC에 포함되고
범용화된 사용 단일 기능 칩들은 모두 ASSP가 되는 듯..
Application-specific standard product
[링크 : https://en.wikipedia.org/wiki/Application-specific_standard_product]
| ASSPs Application-specific standard parts (ASSPs) are designed and implemented in exactly the same way as ASICs. This is not surprising, because they are essentially the same thing. The only difference is that an ASSP is a more general-purpose device that is intended for use by multiple system design houses. For example, a standalone USB interface chip would be classed as an ASSP. |
| altera quartus 라이센스 관련 (0) | 2017.12.19 |
|---|---|
| 망할 지름신님... (0) | 2017.12.14 |
| FPGA IP? (0) | 2017.12.11 |
| fpga bitstream format? (0) | 2017.12.08 |
| FPGA 개론? (0) | 2017.12.07 |
FPGA 문서들을 보다 보니 IP가 어쩌구 나오는데
Internet Protocol의 그 IP가 아닌거 같아서 찾아 보니
IP Core라고 하기도 하고 IP라고도 하는데 일단 약자 자체는
지적자산(Intellectual Property)
ip core
[링크 : http://whatis.techtarget.com/definition/IP-core-intellectual-property-core]
[링크 : https://wiki.kldp.org/HOWTO/html/CPU-Design-HOWTO/ip.html]
[링크 : https://www.intel.co.kr/content/www/kr/ko/fpga/ip-and-design-tools.html]
[링크 : https://www.altera.com/support/support-resources/support-centers/ethernet-support.html]
| 망할 지름신님... (0) | 2017.12.14 |
|---|---|
| ASSP - Application-specific standard product (0) | 2017.12.14 |
| fpga bitstream format? (0) | 2017.12.08 |
| FPGA 개론? (0) | 2017.12.07 |
| 제조사별 FPGA 로직 게이트 갯수 차이 (0) | 2017.12.06 |
검색하다 보니 같은 블로그네..
아무튼 STM32에 DMA로는 SPI 정도만 가속하는 정도일려나?
[링크 : https://javakys.wordpress.com/.../stm32f2xx-또는-stm32f4xx에서-spi-dma를-통해-full-duplex-통신-구현하기/]
[링크 : https://javakys.wordpress..../nucleo-stm32f401re에서-spi-dma를-이용해서-w5500-송수신-성능-개선하기/]
[링크 : http://blog.naver.com/gauya/220215460198]
+
lm3s1607도 찾아 보았는데.. UART와 SPI에 대해서만 존재하는 걸로 보인다.
[링크 : http://www.ti.com/lit/ds/symlink/lm3s1607.pdf]
+
DMA는 들어봤지만 직접 구현해본적은 없다 보니 찾아 봐야할 듯..
특정 회로 라인에 물리는게 아닌건가..?
| STM32F103 관련 용어 (0) | 2021.02.02 |
|---|---|
| CMSIS for stm32 (0) | 2018.02.12 |
| cmsis printf (0) | 2017.01.10 |
| stm32 cortex-m3 api / library (0) | 2015.01.17 |
| stm32f103z ? (0) | 2015.01.10 |
|
