embeded/FPGA - ALTERA2018. 5. 21. 15:13

책 도착!

카페에서 공구해서 저렴하게 획득!

솔찍히 저번주에 사서 산걸 잊고 있었네.. ㅠㅠ

[링크 : http://www.yes24.com/24/goods/60856713]

저작자표시 (새창열림)

'embeded > FPGA - ALTERA' 카테고리의 다른 글

altera signalTap  (0) 2018.05.24
quartus device family 삭제하기  (0) 2018.05.23
엥.. Quartus II Lite Edition... 라이센스?  (0) 2018.05.18
Nios II 컴파일 관련  (0) 2018.05.18
altera conf_done  (0) 2018.05.04
Posted by 구차니
embeded/FPGA - ALTERA2018. 5. 18. 17:22

엥.. Quartus II Lite Edition... 라이센스?

오늘 오랫만에 켜니까 어라?

라이센스 알림. 만료까지 10일 남았음?


아무튼 메뉴가서 보니.. 라이센스가 없긴 하네..

subscription Expiration 2017.11 ?


Download License를 눌러서 일단 가니..

가장 위에꺼 눌러야 할 거 같은 느낌


로그인 하고 나니 먼가 막 많이 쓰란다.. 망할


근데.. Lite Edition Free, no license required 라며!


아무튼 입력하고 continue하니 12시간 이내에 메일로 쏩니다~

그런데 MAC 했으니.. 집에서도 하려면 또 따로 등록해야 하나?


메일을 확인하니 왔네?


Setting Up MAX+PLUS II Licensing ?

MAX II,V 이런 거 지원하도록 깔아서 그런건가?

[링크 : https://www.altera.com/support/support-resources/software/download/ins-license.html]


의심가는건 이거 뿐인데.. 별다른 라이센스 경고를 못 본거 같은데..

2018/04/17 - [embeded/FPGA - ALTERA] - Device Installer (Quartus Prime 17.1)

저작자표시 (새창열림)

'embeded > FPGA - ALTERA' 카테고리의 다른 글

quartus device family 삭제하기  (0) 2018.05.23
책 도착!  (2) 2018.05.21
Nios II 컴파일 관련  (0) 2018.05.18
altera conf_done  (0) 2018.05.04
quartus 프로젝트 entry point 설정  (0) 2018.04.17
Posted by 구차니
embeded/FPGA - ALTERA2018. 5. 18. 16:56

Nios II 컴파일 관련

카페에서 메일로 보내주신 내용 따라해보는 중


예전에 mem_test를 이용해서 프로젝트를 만들었는데

이클립스 쓰다보니.. 그냥 당연히(?) build 하면 되겠지 하고 빌드만 했는데 새로운 메뉴가 있었다 -ㅁ-


평소에 하던건 이 Build Project 였고


아래 보이듯, make all을 통해 빌드를 진행한다.

16:45:28 **** Incremental Build of configuration Nios II for project hello_world_0 ****

make all 

Info: Building ../hello_world_0_bsp/

C:/intelFPGA_lite/17.1/nios2eds/bin/gnu/H-x86_64-mingw32/bin/make --no-print-directory -C ../hello_world_0_bsp/

[BSP build complete]

[hello_world_0 build complete]


16:45:29 Build Finished (took 1s.5ms)


그에 반해 Make Targets - Build에서


mem_init_generate를 선택하고 Build 하면


make mem_init_generate로 다른 방식(?)을 통해 명령어를 수행하게 된다.

16:48:29 **** Build of configuration Nios II for project hello_world_0 ****

make mem_init_generate 

Info: Building ../hello_world_0_bsp/

C:/intelFPGA_lite/17.1/nios2eds/bin/gnu/H-x86_64-mingw32/bin/make --no-print-directory -C ../hello_world_0_bsp/

[BSP build complete]


16:48:30 Build Finished (took 1s.54ms)


아무튼 빌드하고 나니 아래 같은 파일들이 생성/수정(?) 되엇고

qip는 quartus II 프로젝트에 추가하고 아래 파일중에 골라서(?) 넣으면 된다는데

느낌적인 느낌으로는.. unsaved_epcs_flash_controller_0_boot_rom.flash를 넣으면 될거 같긴한데..

의외로 unsaved_onchip_memory2_0.hex 일려나? 파일 뜯어 봐야겠네..


파일 열어 봤는데

unsaved_epcs_flash_controller_0_boot_rom.flash 는.. HEX는 HEX인데 intel HEX 포맷은 아닌 느낌이고

unsaved_onchip_memory2_0.hex 는 데이터 있는 부분까지의 길이는 비슷한데 데이터 내용이 다른 느낌이라...

멀 써야 하려나?


+

qip를 일단 quartus II 에서 추가 하고 빌드 하는데

해당 파일에는 딱 한줄짜리 내용만 있는데 무슨 차이가 생길려나?


저작자표시 (새창열림)

'embeded > FPGA - ALTERA' 카테고리의 다른 글

책 도착!  (2) 2018.05.21
엥.. Quartus II Lite Edition... 라이센스?  (0) 2018.05.18
altera conf_done  (0) 2018.05.04
quartus 프로젝트 entry point 설정  (0) 2018.04.17
Device Installer (Quartus Prime 17.1)  (0) 2018.04.17
Posted by 구차니
embeded/FPGA - ALTERA2018. 5. 4. 08:11

altera conf_done

epcs에서 fpga 게이트 설정 읽어들인후

사용이 가능해지는 시점에 핀이 high로 감


[링크 : https://www.altera.com/en_US/pdfs/literature/hb/cfg/cfg_cf51001.pdf]



de0-nano 프로젝트 열어서 보니

핀으로 할당되진 않았지만 FPGA 핀 중에

D - CONF_DONE

F - nCONFIG

S - nSTATUS

등의 핀이 따로 보이긴 한다.


핀 아웃 파일에도 H14에 설정되어 있다.

[링크 : https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/dp/cyclone-iv/ep4ce15.xls]

저작자표시 (새창열림)

'embeded > FPGA - ALTERA' 카테고리의 다른 글

엥.. Quartus II Lite Edition... 라이센스?  (0) 2018.05.18
Nios II 컴파일 관련  (0) 2018.05.18
quartus 프로젝트 entry point 설정  (0) 2018.04.17
Device Installer (Quartus Prime 17.1)  (0) 2018.04.17
Quartus 프로젝트 생성  (0) 2018.04.16
Posted by 구차니
embeded/FPGA - ALTERA2018. 4. 17. 11:32

quartus 프로젝트 entry point 설정

Project Navigator에서 Hierarchy

FPGA 우클릭 후 Setting(혹은 Ctrl - Shift - E)

General의 Top-level entity를 설정해주면 된다.

물론 한번이라도 Compilation을 수행해야 목록이 갱신된다.



저작자표시 (새창열림)

'embeded > FPGA - ALTERA' 카테고리의 다른 글

Nios II 컴파일 관련  (0) 2018.05.18
altera conf_done  (0) 2018.05.04
Device Installer (Quartus Prime 17.1)  (0) 2018.04.17
Quartus 프로젝트 생성  (0) 2018.04.16
Clock domain  (0) 2018.04.05
Posted by 구차니
embeded/FPGA - ALTERA2018. 4. 17. 11:05

Device Installer (Quartus Prime 17.1)

qdz 확장자로 장치가 받아지는데

설치는 Device Installer를 통해 이루어 진다.


Step 1. Device Installer 실행


Step 2. qdz 파일이 들어있는 경로 선택


Step 3. 추가된 장치들 중에 필요한 것들을 선택


Step 4. 귀찮으니 Next


Step 5. 11메가 짜리라 금세 깐다(용량 작아서 MAX 2/5로 선택)


Step 6. 의외로 별거 없이 끝!


Step 7. Quartus Prime을 재시작 필요하다고 하는데 머. Quartus를 실행중이지 않으니 상관없나.


Step 8. 장치로 가보니 CycloneIV E/GX 외에 MAX II/V가 추가되었다!


[링크 : https://www.alteraforum.com/forum/showthread.php?t=45744]


+

qdz 라길래

Quartus Device Z... 혹시 Zip? 인가 해서 확장자 바꾸고 해보니 맞네

Zip으로 압축된 파일이었군..


dxf는 캐드파일인거 같고

ddb만 바이너리고 pll이나 ref는 ASCII 파일이다.


저작자표시 (새창열림)

'embeded > FPGA - ALTERA' 카테고리의 다른 글

altera conf_done  (0) 2018.05.04
quartus 프로젝트 entry point 설정  (0) 2018.04.17
Quartus 프로젝트 생성  (0) 2018.04.16
Clock domain  (0) 2018.04.05
Nios II HAL alt_load()  (0) 2018.04.03
Posted by 구차니
embeded/FPGA - ALTERA2018. 4. 16. 20:19

Quartus 프로젝트 생성

어라.. vivado 처럼

핀.설정 하나도 안해도 합성이 되네?!

vivado 만의 특색인줄 알았는데

terasic에서 de0-nano용으로 생성되는 프로젝트만 열어서 하다보니

생각도 못했네 -ㅁ-


+

2018.04.17

pin planner도 xlinx의 것 처럼

먼저 빌드 하고 추가로 핀을 할당해주면 된다.



저작자표시 (새창열림)

'embeded > FPGA - ALTERA' 카테고리의 다른 글

quartus 프로젝트 entry point 설정  (0) 2018.04.17
Device Installer (Quartus Prime 17.1)  (0) 2018.04.17
Clock domain  (0) 2018.04.05
Nios II HAL alt_load()  (0) 2018.04.03
EPCS 부팅 관련 BSP Editor 설정  (0) 2018.03.24
Posted by 구차니
embeded/FPGA - ALTERA2018. 4. 5. 22:27

Clock domain

클럭분석 빠른 로직(단계 짧은)

느린로직과 서로다른 클록 사용가능

[링크 : https://stackoverflow.com/.../why-use-multiple-clocks-of-the-same-speed-in-an-fpga-design]


읽어 볼 걸 찾아 보고 있는데

일단 클럭 도메인을 통해서 전원소비를 줄일수도 있는 듯?

Avalon Memory Manager와 nios 클럭 서로 다르게 줄 수 있다.


13. Power Optimization

 In this design, a Nios® II processor acts as the controller operating at 50 MHz. A DMA controller operating at 100 MHz manages the data path, and reads and writes data buffers that also operate at 100 MHz.

[링크 : https://www.altera.com/en_US/pdfs/literature/hb/qts/qts_qii52016.pdf]

Cyclone V SoC Power Optimization

[링크 : https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/an/an734.pdf]

11. Building Systems with Multiple Clock Domains

[링크 : https://www.altera.com.cn/content/dam/altera-www/global/zh_CN/pdfs/literature/hb/qts/qts_qii54008.pdf]


Metastability - 준안정성

Understanding Metastability in FPGAs 

[링크 : https://www.altera.com/en_US/pdfs/literature/wp/wp-01082-quartus-ii-metastability.pdf]


AN 545: Design Guidelines and Timing Closure Techniques for HardCopy ASICs

[링크 : https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/an/an545.pdf]

저작자표시 (새창열림)

'embeded > FPGA - ALTERA' 카테고리의 다른 글

Device Installer (Quartus Prime 17.1)  (0) 2018.04.17
Quartus 프로젝트 생성  (0) 2018.04.16
Nios II HAL alt_load()  (0) 2018.04.03
EPCS 부팅 관련 BSP Editor 설정  (0) 2018.03.24
intel FPGA/altera 소비전력 예측  (0) 2018.03.23
Posted by 구차니
embeded/FPGA - ALTERA2018. 4. 3. 13:13

Nios II HAL alt_load()


Nios II Eclipse에서 bsp 프로젝트 아래에 summary.html이 하나 보이길래 열어보니 

해당 설정에 대한 내용이 나온다.


Setting Name:hal.linker.allow_code_at_reset
Identifier:ALT_ALLOW_CODE_AT_RESET
Default Value:0
Value:1
Type:Boolean
Destination:none
Description:Indicates if initialization code is allowed at the reset address. If true, defines the macro ALT_ALLOW_CODE_AT_RESET in linker.h.
Restrictions:If true, defines the macro ALT_ALLOW_CODE_AT_RESET in linker.h. This setting is typically false if an external bootloader (e.g. flash bootloader) is present.

Setting Name:hal.linker.enable_alt_load
Identifier:none
Default Value:0
Value:1
Type:Boolean
Destination:none
Description:Enables the alt_load() facility. The alt_load() facility copies data sections (.rodata, .rwdata, or .exceptions) from boot memory to RAM. If true, this setting sets up the VMA/LMA of sections in linker.x to allow them to be loaded into the .text memory.
Restrictions:This setting is typically false if an external bootloader (e.g. flash bootloader) is present.

Setting Name:hal.linker.enable_alt_load_copy_exceptions
Identifier:none
Default Value:0
Value:0
Type:Boolean
Destination:none
Description:Causes the alt_load() facility to copy the .exceptions section. If true, this setting defines the macro ALT_LOAD_COPY_EXCEPTIONS in linker.h.
Restrictions:none

Setting Name:hal.linker.enable_alt_load_copy_rodata
Identifier:none
Default Value:0
Value:0
Type:Boolean
Destination:none
Description:Causes the alt_load() facility to copy the .rodata section. If true, this setting defines the macro ALT_LOAD_COPY_RODATA in linker.h.
Restrictions:none

Setting Name:hal.linker.enable_alt_load_copy_rwdata
Identifier:none
Default Value:0
Value:1
Type:Boolean
Destination:none
Description:Causes the alt_load() facility to copy the .rwdata section. If true, this setting defines the macro ALT_LOAD_COPY_RWDATA in linker.h.
Restrictions:none

 


일단 감이 안오니.. 프로젝트 전체로 검색해본결과

bsp/HAL/src/alt_load.c 에 해당 함수가 존재하고


alt_load.c의 alt_load()상단에 링커 정의 심볼이 존재한다.

extern alt_u32 __flash_rwdata_start __attribute__((section(".data")));

extern alt_u32 __ram_rwdata_start __attribute__((section(".data")));

extern alt_u32 __ram_rwdata_end __attribute__((section(".data")));

extern alt_u32 __flash_rodata_start __attribute__((section(".data")));

extern alt_u32 __ram_rodata_start __attribute__((section(".data")));

extern alt_u32 __ram_rodata_end __attribute__((section(".data")));

extern alt_u32 __flash_exceptions_start __attribute__((section(".data")));  

extern alt_u32 __ram_exceptions_start __attribute__((section(".data")));

extern alt_u32 __ram_exceptions_end __attribute__((section(".data"))); 


음.. bsp 설정 바꾸고 bsp 빌드 하면 이런것도 재생성 되려나?


+

해봤는데.. alt_load.c 내용이 바뀌진 않네.. 머지?

저작자표시 (새창열림)

'embeded > FPGA - ALTERA' 카테고리의 다른 글

Quartus 프로젝트 생성  (0) 2018.04.16
Clock domain  (0) 2018.04.05
EPCS 부팅 관련 BSP Editor 설정  (0) 2018.03.24
intel FPGA/altera 소비전력 예측  (0) 2018.03.23
intel quartus 2 modelsim 사용하기  (0) 2018.03.19
Posted by 구차니
embeded/FPGA - ALTERA2018. 3. 24. 19:07

EPCS 부팅 관련 BSP Editor 설정

당연히(?) 자동으로 해줄 줄 알았는데 그게 아니라서 부팅이 안된 듯..

BSP Editor에서 Settings.Advanced.hal.linker에서

hal.linker를 설정해주어야 각종 부팅설정에 대응이 가능하다고 한다.


[링크 : https://www.altera.com/documentation/iga1446487888057.html#ivc1507571573803]

    [링크 : https://www.altera.com/documentation/iga1446487888057.html]


+

2017.03.26

BSP Editor에서 부팅방법에 맞춰서 설정을 해주어야 한다.




EPCQ/EPCS XIP 부팅과

ECCQ/EPCS OCRAM으로 복사하여 부팅하는 방법 두가지가 존재한다.


Main 탭에서 Advanced - hal - linker를 누르면 위에서 설명한 메뉴가 나온다.


Linker Script 탭에서는 멀 봐줘야 하려나.. 


저작자표시 (새창열림)

'embeded > FPGA - ALTERA' 카테고리의 다른 글

Clock domain  (0) 2018.04.05
Nios II HAL alt_load()  (0) 2018.04.03
intel FPGA/altera 소비전력 예측  (0) 2018.03.23
intel quartus 2 modelsim 사용하기  (0) 2018.03.19
fpga clocked video  (0) 2018.03.19
Posted by 구차니

티스토리툴바