모 카페에 가입해서 받은 내용정리
개발흐름
ModelSim - RTL Simulation
Quartus2 - Synthesis / Place & Route, Timimg analysis
ModelSim - Timing Simulation
ModelSim 2000달러.. ㄷㄷㄷ
[링크 : https://www.altera.com/products/design-software/model---simulation/modelsim-altera-software.html]
Mentor 사의 프로그램인데 altera quartos에 통합한 듯
[링크 : https://en.wikipedia.org/wiki/ModelSim]
MAX 시리즈 - CPLD
Stratix 시리즈 - 고밀도, 고성능 (2002)
Cyclone 시리즈 - Lost Cost... (2003)
Arria 시리즈 - Low Cost 트랜시버
Hardcopy 시리즈 - ASIC
(고성능 버전 만들고 염가형을 만드는게 당연한거였나?)
ALTERA Cyclone 시리즈
Cyclone 1은 NIOS, DDR
Cyclone 2 부터 NIOS2, DDR2 지원
Cyclone V 부터 DDR3
[링크 : https://www.altera.com/en_US/pdfs/literature/hb/cyclone-v/cv_51001.pdf]
(음? 전부 LUT 기반인줄 알았는에 아니었나?)
Product Term Based Building Blocks
- EEPROM 기반 - 비휘발성
- XOR 게이트 (합성용)
- 프로그래머블 AND, 고정 OR 어레이
LUT Based Building Blocks
- SRAM 기반, 휘발성 (CPLD는 비휘발성)
- LUT를 통해 원하는 기능 구현 가능(n-Input AND, n-Input XOR)
칩 구조에서 M512 M4K/M9K 이런게 보여서 검색
[링크 : https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/ug/ug_ram.pdf]
RTL
단순용어와는 다르게 RTL 이라고 표현하면 대개 HDL 언어로 기술된걸 의미하는 듯
[링크 : https://en.wikipedia.org/wiki/Register-transfer_level]
Qsys : SOPC builder
- SoPC Builder (System on a Programmable Chip Builder)
SOPC Builder, a tool in Quartus II software that eliminates manual system integration tasks by automatically generating interconnect logic and creating a testbench to verify functionality Qsys, a system-integration tool that is the next generation of SOPC Builder. It uses an FPGA-optimized network-on-chip architecture that doubles the fMAX performance vs. SOPC Builder. |
[링크 : https://en.wikipedia.org/wiki/Altera_Quartus]
'embeded > FPGA - ALTERA' 카테고리의 다른 글
| quartus2 설치 + usb blaster 설치 (0) | 2017.12.27 |
|---|---|
| de0-nano LED 예제 (0) | 2017.12.27 |
| GHDL - 시뮬레이터 (0) | 2017.12.26 |
| c to HDL ㄷㄷㄷ (0) | 2017.12.22 |
| FPGA IP 관련.. (0) | 2017.12.22 |
