'embeded/FPGA - ALTERA'에 해당되는 글 139건

  1. 2026.03.15 LTC connector?
  2. 2026.03.14 de0-nano용 nios v 예제
  3. 2026.03.13 DE1-SoC 구매 도착!
  4. 2025.06.27 terasic de1 soc openCL 문서
  5. 2023.11.06 terasic sockit
  6. 2023.10.02 HSMC(High Speed Mezzanine Card)
  7. 2023.05.14 altera(intel fpga) m9k m10k
  8. 2023.05.14 altera uart ip
  9. 2023.04.24 altera - partial reconfigure
  10. 2023.03.28 altera nios 2 epcs to ram
embeded/FPGA - ALTERA2026. 3. 15. 00:40

LTC connector?

DE1-SoC 에서 LTC 커넥터라는 말이 나와서

이게 멀 의미하는건가 싶어 검색하는데 딱히 보이지 않는다.

 

그냥 디~~게 평범한 2x7 배열을 가진 핀헤더 같은데 왜 LTC 인가..

 

GPIO / I2C / SPI 연결되는 평범한 녀석인데..

3.7.8 LTC Connector
The board has a 14-pin header, which is originally used to communicate with various daughter cards from Linear Technology. It is connected to the SPI Master and I2C ports of HPS. The communication with these two protocols is bi-directional. The 14-pin header can also be used for GPIO, SPI, or I2C based communication with the HPS. Connections between the HPS and LTC connector are shown in Figure 3-37, and the pin assignment of LTC connector is listed in Table 3-31.

 

Linear Technology Co. 줄여서 LTC 라고 하는건가?

 

[링크 : https://www.analog.com/media/en/technical-documentation/user-guides/dc1223a-bfa.pdf]

 

2016년 ADI(Analog Devices Inc.) 가 Linear technology 인수.

그래서 지금와서 칩셋 찾으면 Linear Technology 인데 도메인이 analog devices로 나왔나 보군..

[링크 : https://www.yna.co.kr/view/AKR20160727122200009]

저작자표시 (새창열림)

'embeded > FPGA - ALTERA' 카테고리의 다른 글

sof - SRAM Object File  (0) 2026.03.15
JIC - JTAG Indirect Configuration  (0) 2026.03.15
de0-nano용 nios v 예제  (0) 2026.03.14
DE1-SoC 구매 도착!  (0) 2026.03.13
terasic de1 soc openCL 문서  (0) 2025.06.27
Posted by 구차니
embeded/FPGA - ALTERA2026. 3. 14. 23:56

de0-nano용 nios v 예제

버전 정보 찾아두면 좀 편하겠지

 

These are some NIOS-V cpu examples implemented and running on a Terasic DE0-NANO board (Cyclone IV - EP4C22F17C6) (Built using Intel Quartus 23.1.1 Standard Edition)

[링크 : https://github.com/monkstein88/niosv-example-projects]

저작자표시 (새창열림)

'embeded > FPGA - ALTERA' 카테고리의 다른 글

JIC - JTAG Indirect Configuration  (0) 2026.03.15
LTC connector?  (0) 2026.03.15
DE1-SoC 구매 도착!  (0) 2026.03.13
terasic de1 soc openCL 문서  (0) 2025.06.27
terasic sockit  (0) 2023.11.06
Posted by 구차니
embeded/FPGA - ALTERA2026. 3. 13. 00:34

DE1-SoC 구매 도착!

Rev. G 로 제품을 받았다.

 

쭈욱 정리하면

rev. c 에서 jtag 체인 변경 blaster -> hps -> hpga -> blaster (응?)

rev E 에서 EPCQ256 에서 EPCS128 (사양 다운)

rev G 에서 AD7928 에서 LTC2308 로 변경 (사양 다운) / Linear 와 microchip 로고 실크 삭제

[링크 : https://www.analog.com/en/products/ad7928.html] 8-Channel, 1 MSPS, 12-Bit ADC with Sequencer

[링크 : https://www.analog.com/en/products/ltc2308.html] Low Noise, 500ksps, 8-Channel, 12-Bit ADC

[링크 : https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&No=886]

 

그나저나

micro USB는 그냥 단순(?) UART 라서 전원공급이 안되고

USB Type B는 USB blaster용인데 전원공급은 전혀 안되서 어댑터를 연결(12V 2A) 해야만 하는데

그 와중에 110V 돼지코라 케이블을 찾아야 하는 상황 -_ㅠ

저작자표시 (새창열림)

'embeded > FPGA - ALTERA' 카테고리의 다른 글

LTC connector?  (0) 2026.03.15
de0-nano용 nios v 예제  (0) 2026.03.14
terasic de1 soc openCL 문서  (0) 2025.06.27
terasic sockit  (0) 2023.11.06
HSMC(High Speed Mezzanine Card)  (0) 2023.10.02
Posted by 구차니
embeded/FPGA - ALTERA2025. 6. 27. 16:05

terasic de1 soc openCL 문서

하나 갖고 싶긴한데... 매물도 잘 없고 비싸단 말이지..

[링크 : https://download.terasic.com/downloads/cd-rom/de1-soc/linux_BSP/OPENCL18.1/DE1-SoC_OpenCL_v05.pdf]

 

통합되어 있진 않지만 openCL kernel을 작성하고

AOCL(altera offline compiler)를 통해서 aocx가 나오면 그걸 fpga에 올려서 돌리는 듯?

[링크 : https://ftp.intel.com/Public/Pub/fpgaup/pub/Teaching_Materials/current/Tutorials/OpenCL_On_DE_Series_Boards.pdf]

저작자표시 (새창열림)

'embeded > FPGA - ALTERA' 카테고리의 다른 글

de0-nano용 nios v 예제  (0) 2026.03.14
DE1-SoC 구매 도착!  (0) 2026.03.13
terasic sockit  (0) 2023.11.06
HSMC(High Speed Mezzanine Card)  (0) 2023.10.02
altera(intel fpga) m9k m10k  (0) 2023.05.14
Posted by 구차니
embeded/FPGA - ALTERA2023. 11. 6. 15:08

terasic sockit

중고나라에서 떠서 고민중

 

 

2013년 당시 249 달러로 엄청 저렴하게 나왔던 모양

AUGUST 15, 2013 BY JEAN-LUC AUFRANC (CNXSOFT) - 2 COMMENTSON $249 TERASIC SOCKIT DEVELOPMENT KIT FEATURES ALTERA CYCLONE V SX DUAL CORE A9 + FPGA SOC
$249 Terasic SoCKit Development Kit Features Altera Cyclone V SX Dual Core A9 + FPGA SoC

[링크 : https://www.cnx-software.com/2013/08/15/249-terasic-sockit-development-kit-features-altera-cyclone-v-sx-dual-core-a9-fpga-soc/]

[링크 : https://www.terasic.com.tw/cgi-bin/page/archive.pl?CategoryNo=167&No=816]

 

xilinx의 zynq를 채택한 zedboard가 589$인데, 코로나 품귀로 인해서 가격이 미친듯이 오른걸려나?

299$ 아카데믹, 395$ 커머셜 가격으로 판매된 기록이 있나 보다.

The zedboard Board is a single-board computer based on Xilinx's Zynq device family. It uses a Xilinx Zynq Z-7020 Zynq device (dual core ARM Cortex-A9 cores ~800MHz paired with a xilinx Artix 7 fpga). See Zynq features for more processor features. [Price is USD 299 academic , USD 395 commerical ].

[링크 : https://elinux.org/Zedboard]

저작자표시 (새창열림)

'embeded > FPGA - ALTERA' 카테고리의 다른 글

DE1-SoC 구매 도착!  (0) 2026.03.13
terasic de1 soc openCL 문서  (0) 2025.06.27
HSMC(High Speed Mezzanine Card)  (0) 2023.10.02
altera(intel fpga) m9k m10k  (0) 2023.05.14
altera uart ip  (0) 2023.05.14
Posted by 구차니
embeded/FPGA - ALTERA2023. 10. 2. 23:02

HSMC(High Speed Mezzanine Card)

또 병이 도져서 중고장터 뒤지다가

sockit 이라는 제품에서 HSMC 라는 커넥터가 있어서 보는데

아래 사진에서 우측의 희한한 커넥터가 바로 그녀석

웬지. 회사에서 사용하는걸 본적이 있는 느낌인데...

[링크 : https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=205&No=816&PartNo=2#contents]

 

아무튼 아래와 같은 스펙을 지닌 고속 인터페이스인데

반대로 생각하면 캐리어 보드가 없으면 de10-nano 처럼 HDMI도 없는 녀석이라

메모리만 AP 쪽이 1기가, FPGA쪽에 1기가 넣어주는게 무의미해질 수 있는 구성이라는게 함정

[링크 : http://www.mwftr.com/SoCs14/Altera%20hsmc_spec.pdf]

저작자표시 (새창열림)

'embeded > FPGA - ALTERA' 카테고리의 다른 글

terasic de1 soc openCL 문서  (0) 2025.06.27
terasic sockit  (0) 2023.11.06
altera(intel fpga) m9k m10k  (0) 2023.05.14
altera uart ip  (0) 2023.05.14
altera - partial reconfigure  (0) 2023.04.24
Posted by 구차니
embeded/FPGA - ALTERA2023. 5. 14. 14:38

altera(intel fpga) m9k m10k

cyclone IV 에서는 M9K 인것 같고

cyclone V 에서는 M10K 인가?

 

de10-nano 다운로드 받아서 IP catalog에서 해보니 아래와 같이 나온다.

 

M9K and M10K memories are Intel/Altera’s embedded highdensity memory arrays – Nearly all modern FPGAs include similar “block memories” • Each block contains approximately 9000 or 10,000 bits of memory per block respectively

[링크 : https://www.ece.ucdavis.edu/~bbaas/181/notes/Handout.M9K.M10K.mems.pdf]

저작자표시 (새창열림)

'embeded > FPGA - ALTERA' 카테고리의 다른 글

terasic sockit  (0) 2023.11.06
HSMC(High Speed Mezzanine Card)  (0) 2023.10.02
altera uart ip  (0) 2023.05.14
altera - partial reconfigure  (0) 2023.04.24
altera nios 2 epcs to ram  (0) 2023.03.28
Posted by 구차니
embeded/FPGA - ALTERA2023. 5. 14. 12:56

altera uart ip

xilinx 에서 보다 intel fpga쪽 보니

라이센스 이야기도 없고(그냥 있으면 기본 무료라고 보면 되는건가..?) 웬지 불안해지는 느낌

 

얘가 HDL 레벨에서 설정해서 쓰는 간단한 uart ip고

 

16550 이 전체 사양 지원하는 uart 디바이스

 

 

cyclone iv 에서는 사용불가능한데

이름만 보면 xlinix의 uartlite 같지만, 전혀 다른 ip 같은 느낌이네..

그 와중에 시리얼 라이트라는데 내가 아는 그 시리얼이 아닌가?

저작자표시 (새창열림)

'embeded > FPGA - ALTERA' 카테고리의 다른 글

HSMC(High Speed Mezzanine Card)  (0) 2023.10.02
altera(intel fpga) m9k m10k  (0) 2023.05.14
altera - partial reconfigure  (0) 2023.04.24
altera nios 2 epcs to ram  (0) 2023.03.28
Nios V  (0) 2021.11.01
Posted by 구차니
embeded/FPGA - ALTERA2023. 4. 24. 13:56

altera - partial reconfigure

 Arria 10 HPS에서만 되는진 찾아봐야 할 듯.

Partial reconfiguration (PR) allows you to reconfigure a portion of the FPGA dynamically, while the remaining FPGA design continues to function

[링크 : https://cdrdv2-public.intel.com/667007/an798-683034-667007.pdf]

 

어째 느낌이 HPS 라인업만 되는 것 같네?

The Intel® Quartus® Prime software supports the PR feature for the Intel® Stratix® V device family and Cyclone® V devices whose part number ends in "SC", for example, 5CGXFC9E6F35I8NSC.

[링크 : https://www.intel.com/content/www/us/en/docs/programmable/683499/18-1/design-planning-for-partial-reconfiguration.html]

저작자표시 (새창열림)

'embeded > FPGA - ALTERA' 카테고리의 다른 글

altera(intel fpga) m9k m10k  (0) 2023.05.14
altera uart ip  (0) 2023.05.14
altera nios 2 epcs to ram  (0) 2023.03.28
Nios V  (0) 2021.11.01
IOFS - Intel Open FPGA Stack  (0) 2021.07.06
Posted by 구차니
embeded/FPGA - ALTERA2023. 3. 28. 19:45

altera nios 2 epcs to ram

 

2. Executable code is stored in the EPCS. This is according to your second attempt: 
 
--- Quote Start ---  
I changed the reset vector to EPCS controller, it still doesn't work 
--- Quote End ---  
 
In this case the epcs_flash_controller is nesessary in your system. The reset vector must point to the epcs_flash_controller, which contains the bootcopier code. The exeption vector must point to On-Chip RAM because your .text segment is still located there. 
After power is up, NiosII start the execution of the bootcopier code from epcs_flash_controller internal ROM. This bootcopier gets application executible code from EPCS and stores it into On-Chip RAM. After bootcopier has finished its work the control passes to the application executible code in the On-Chip RAM.

[링크 : https://community.intel.com/t5/Nios-II-Embedded-Design-Suite/how-to-embeded-the-Nios-software-into-FPGA-sof-file/m-p/150842]

 

1.5.5. Nios II Processor Application Copied from EPCS Flash to RAM Using Boot Copier
The EPCS address space is not mapped into the Altera Avalon EPCS Flash Controller’s Avalon MM slave interface. Instead, read or write accesses are done through CSRs. Upon system reset, the EPCS device needs to be initialized before usage.

For these reasons, the EPCS controller-based boot copier is required for initializing the EPCS device and copying the Nios II application to RAM for execution.

The EPCS controller instantiates a block of boot ROM internally at its base address (offset 0x0, just before EPCS controller’s CSRs) for storing the boot copier. Nios II reset vector offset must set to EPCS controller base address, such that upon system reset the boot copier is executed first to initialize the EPCS controller and device.

[링크 : https://www.intel.com/content/www/us/en/docs/programmable/683820/current/nios-ii-processor-application-copied-37722.html]

[링크 : https://manuals.plus/ko/Intel/1-5-1-nios-ii-booting-general-flow-manual#axzz7xFS1je7Y]

 

Nios® II 플래시 프로그래머를 사용할 때 --csr 옵션은 무엇입니까?

설명
직렬 플래시 컨트롤러 II IP와 함께 Nios II 플래시 프로그래머(현재 "quartus_pgm --nios2")를 디자인에 사용할 때 명령 문자열에 새로운 옵션 "--csr"를 지정해야 합니다.

해결 방법
--csr 옵션은 직렬 플래시 컨트롤러 II IP 코어의 "avl_csr" 인터페이스 주소로 지정되어야 합니다.  예를 들어 플랫폼 디자이너 시스템에서 "avl_csr" 인터페이스의 주소 범위가 0x1000_0000 0x1000_003F 경우 "--csr=0x10000000"을 사용하십시오.

이 기능은 Nios II 플래시 프로그래머 사용자 가이드의 향후 버전에서 완전히 문서화될 것으로 예상됩니다.

[링크 : https://www.intel.co.kr/content/www/kr/ko/support/programmable/articles/000086366.html]

저작자표시 (새창열림)

'embeded > FPGA - ALTERA' 카테고리의 다른 글

altera uart ip  (0) 2023.05.14
altera - partial reconfigure  (0) 2023.04.24
Nios V  (0) 2021.11.01
IOFS - Intel Open FPGA Stack  (0) 2021.07.06
oneAPI Quartus pro 필요?  (0) 2021.04.06
Posted by 구차니

티스토리툴바