KU025/KU035/KU040은 Configuration Flash Memory가 128Mb로 동일하다(16MB)
[링크 : https://www.xilinx.com/.../ug570-ultrascale-configuration.pdf]
하지만 로직 셀의 갯수는 318/444/530 으로 점점 커지는데..
편의상 세개를 하나의 패밀리로 동일 용량을 쓰도록 정책적으로 하는 걸려나?
아무튼.. 128,055,264 bit 는 16006908 Byte 이고 15631KB이고 15.26MB 이다.
16MB는 134,217,728bit
가장 많은 KU040을 기준으로 보면 530K 로직셀이고
128,055,264 / 530,000를 하면 241.6 bit 가 평균으로 나온다.
로직셀 하나당 약 30Byte의 설정이 필요한건가?
[링크 : https://www.xilinx.com/.../ultrascale-fpga-product-selection-guide.pdf]
vertex-5 시리즈를 먼저 찾았는데 계산하기가 용이하지 않아서 일단 패스~
[링크 : http://web.cecs.pdx.edu/~greenwd/fprog.pdf]
[링크 : https://www.xilinx.com/support/documentation/data_sheets/ds100.pdf]
'embeded > FPGA - XILINX' 카테고리의 다른 글
| xilinx bitstram ecryption (0) | 2018.01.23 |
|---|---|
| xilinx artix-7 프로젝트 빌드해봄 (0) | 2018.01.07 |
| xilinx vivado / ISE 라이센스 관련 (0) | 2017.12.19 |
| digilent Arty A7 (0) | 2017.12.10 |
| reVISION / zynq 웨비나 (0) | 2017.11.09 |
