embeded/FPGA - ALTERA2018.04.05 22:27

클럭분석 빠른 로직(단계 짧은)

느린로직과 서로다른 클록 사용가능

[링크 : https://stackoverflow.com/.../why-use-multiple-clocks-of-the-same-speed-in-an-fpga-design]


읽어 볼 걸 찾아 보고 있는데

일단 클럭 도메인을 통해서 전원소비를 줄일수도 있는 듯?

Avalon Memory Manager와 nios 클럭 서로 다르게 줄 수 있다.


13. Power Optimization

 In this design, a Nios® II processor acts as the controller operating at 50 MHz. A DMA controller operating at 100 MHz manages the data path, and reads and writes data buffers that also operate at 100 MHz.

[링크 : https://www.altera.com/en_US/pdfs/literature/hb/qts/qts_qii52016.pdf]

Cyclone V SoC Power Optimization

[링크 : https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/an/an734.pdf]

11. Building Systems with Multiple Clock Domains

[링크 : https://www.altera.com.cn/content/dam/altera-www/global/zh_CN/pdfs/literature/hb/qts/qts_qii54008.pdf]


Metastability - 준안정성

Understanding Metastability in FPGAs 

[링크 : https://www.altera.com/en_US/pdfs/literature/wp/wp-01082-quartus-ii-metastability.pdf]


AN 545: Design Guidelines and Timing Closure Techniques for HardCopy ASICs

[링크 : https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/an/an545.pdf]

'embeded > FPGA - ALTERA' 카테고리의 다른 글

Device Installer (Quartus Prime 17.1)  (0) 2018.04.17
Quartus 프로젝트 생성  (0) 2018.04.16
Clock domain  (0) 2018.04.05
Nios II HAL alt_load()  (0) 2018.04.03
EPCS 부팅 관련 BSP Editor 설정  (0) 2018.03.24
intel FPGA/altera 소비전력 예측  (0) 2018.03.23
Posted by 구차니

댓글을 달아 주세요

embeded/FPGA - ALTERA2018.04.03 13:13


Nios II Eclipse에서 bsp 프로젝트 아래에 summary.html이 하나 보이길래 열어보니 

해당 설정에 대한 내용이 나온다.


Setting Name:hal.linker.allow_code_at_reset
Identifier:ALT_ALLOW_CODE_AT_RESET
Default Value:0
Value:1
Type:Boolean
Destination:none
Description:Indicates if initialization code is allowed at the reset address. If true, defines the macro ALT_ALLOW_CODE_AT_RESET in linker.h.
Restrictions:If true, defines the macro ALT_ALLOW_CODE_AT_RESET in linker.h. This setting is typically false if an external bootloader (e.g. flash bootloader) is present.

Setting Name:hal.linker.enable_alt_load
Identifier:none
Default Value:0
Value:1
Type:Boolean
Destination:none
Description:Enables the alt_load() facility. The alt_load() facility copies data sections (.rodata, .rwdata, or .exceptions) from boot memory to RAM. If true, this setting sets up the VMA/LMA of sections in linker.x to allow them to be loaded into the .text memory.
Restrictions:This setting is typically false if an external bootloader (e.g. flash bootloader) is present.

Setting Name:hal.linker.enable_alt_load_copy_exceptions
Identifier:none
Default Value:0
Value:0
Type:Boolean
Destination:none
Description:Causes the alt_load() facility to copy the .exceptions section. If true, this setting defines the macro ALT_LOAD_COPY_EXCEPTIONS in linker.h.
Restrictions:none

Setting Name:hal.linker.enable_alt_load_copy_rodata
Identifier:none
Default Value:0
Value:0
Type:Boolean
Destination:none
Description:Causes the alt_load() facility to copy the .rodata section. If true, this setting defines the macro ALT_LOAD_COPY_RODATA in linker.h.
Restrictions:none

Setting Name:hal.linker.enable_alt_load_copy_rwdata
Identifier:none
Default Value:0
Value:1
Type:Boolean
Destination:none
Description:Causes the alt_load() facility to copy the .rwdata section. If true, this setting defines the macro ALT_LOAD_COPY_RWDATA in linker.h.
Restrictions:none

 


일단 감이 안오니.. 프로젝트 전체로 검색해본결과

bsp/HAL/src/alt_load.c 에 해당 함수가 존재하고


alt_load.c의 alt_load()상단에 링커 정의 심볼이 존재한다.

extern alt_u32 __flash_rwdata_start __attribute__((section(".data")));

extern alt_u32 __ram_rwdata_start __attribute__((section(".data")));

extern alt_u32 __ram_rwdata_end __attribute__((section(".data")));

extern alt_u32 __flash_rodata_start __attribute__((section(".data")));

extern alt_u32 __ram_rodata_start __attribute__((section(".data")));

extern alt_u32 __ram_rodata_end __attribute__((section(".data")));

extern alt_u32 __flash_exceptions_start __attribute__((section(".data")));  

extern alt_u32 __ram_exceptions_start __attribute__((section(".data")));

extern alt_u32 __ram_exceptions_end __attribute__((section(".data"))); 


음.. bsp 설정 바꾸고 bsp 빌드 하면 이런것도 재생성 되려나?


+

해봤는데.. alt_load.c 내용이 바뀌진 않네.. 머지?

'embeded > FPGA - ALTERA' 카테고리의 다른 글

Quartus 프로젝트 생성  (0) 2018.04.16
Clock domain  (0) 2018.04.05
Nios II HAL alt_load()  (0) 2018.04.03
EPCS 부팅 관련 BSP Editor 설정  (0) 2018.03.24
intel FPGA/altera 소비전력 예측  (0) 2018.03.23
intel quartus 2 modelsim 사용하기  (0) 2018.03.19
Posted by 구차니

댓글을 달아 주세요

embeded/arduino(genuino)2018.03.30 16:33

센서를 보는데

PM2.5인지 PM10인지 구분이 모호해서 헷갈리는데 대부분이 PM2.5 센서 인듯?


[링크 : http://arduinodev.woofex.net/2012/12/01/standalone-sharp-dust-sensor/]

[링크 : http://www.hardcopyworld.com/ngine/aduino/index.php/archives/1485]


샤프센서가 만만한데

ADC와 led제어를 해주어야 한다


GP2Y1010AU0F / 7500원 / ???

0.1mg 단위로 재니까 100ug 단위로 잴 수 있는 녀석으로 보이고

단순(?) dust 센서니까 PM10으로 간주하면 되려나?

[링크 : http://www.devicemart.co.kr/1111977]

[링크 : http://www.sharp-world.com/products/device/lineup/data/pdf/datasheet/gp2y1010au_appl_e.pdf]


SZH PM2.5 GP2Y1023AU0F 먼지 센서 / 1.3만 / 

[링크 : http://www.devicemart.co.kr/1330859]


SDS011 / 4.4만(VAT별도) / PM2.5 & PM10 

[링크 : http://vctec.co.kr/product/미세먼지-센서-pm25-먼지-센서...-sds011/11683]


PPD42NS / 1.7만 / PM 1 보다는 크니 PM2.5 인가?

[링크 : http://wiki.seeedstudio.com/Grove-Dust_Sensor/]

[링크 : http://www.devicemart.co.kr/1066618]


완제품들도 PM2.5인지 PM10인지 모호한게 문제..


+

5.5 만 Kit

[링크 : http://daduino.co.kr/product/rb041아두이노-pms5003s-미세먼지-측정기-키트-소스코드-포함/1344/]


0.3~1.0 um / 1.0~2.5 um / 2.5~10 um

[링크 : http://www.aqmd.gov/docs/default-source/aq-spec/resources-page/plantower-pms5003-manual_v2-3.pdf]


35달러

[링크 : https://ko.aliexpress.com/item/PLANTOWER-PM2-5-SENSOR-laser-dust-sensor-Formaldehyde-sensor-two-for-one-G5S-PMS5003S-laser-dust/32625975231.html]

'embeded > arduino(genuino)' 카테고리의 다른 글

firmata c library client  (0) 2018.05.18
아두이노로 상용제품 만들기  (2) 2018.04.10
아두이노 미세먼지 센서  (2) 2018.03.30
USB to TTL 정보  (0) 2018.01.10
심심한데 머리가 안돌아가는 아두이노.. -_ㅠ  (0) 2017.12.28
간만에 지름신  (0) 2017.10.26
Posted by 구차니

댓글을 달아 주세요

  1. 결국 만드시는 건가요?
    하시는김에 제것도 하나 더... ^^;

    2018.04.02 13:25 신고 [ ADDR : EDIT/ DEL : REPLY ]
    • 센서가 비쌉니다 ㅠㅠ
      일단 완제품으로는 코아레스 였나? 여기 제품이 저 센서를 쓰는걸로 보이고(중국제 한글화 버전) 5만원 후반대로 그나마 싸더라구요
      만드는것도 나쁘지 않겠지만
      PM2.5 센서만 저렴해서 여전히 고민이네요

      2018.04.02 13:33 신고 [ ADDR : EDIT/ DEL ]

embeded/FPGA - ALTERA2018.03.24 19:07

당연히(?) 자동으로 해줄 줄 알았는데 그게 아니라서 부팅이 안된 듯..

BSP Editor에서 Settings.Advanced.hal.linker에서

hal.linker를 설정해주어야 각종 부팅설정에 대응이 가능하다고 한다.


[링크 : https://www.altera.com/documentation/iga1446487888057.html#ivc1507571573803]

    [링크 : https://www.altera.com/documentation/iga1446487888057.html]


+

2017.03.26

BSP Editor에서 부팅방법에 맞춰서 설정을 해주어야 한다.




EPCQ/EPCS XIP 부팅과

ECCQ/EPCS OCRAM으로 복사하여 부팅하는 방법 두가지가 존재한다.


Main 탭에서 Advanced - hal - linker를 누르면 위에서 설명한 메뉴가 나온다.


Linker Script 탭에서는 멀 봐줘야 하려나.. 


'embeded > FPGA - ALTERA' 카테고리의 다른 글

Clock domain  (0) 2018.04.05
Nios II HAL alt_load()  (0) 2018.04.03
EPCS 부팅 관련 BSP Editor 설정  (0) 2018.03.24
intel FPGA/altera 소비전력 예측  (0) 2018.03.23
intel quartus 2 modelsim 사용하기  (0) 2018.03.19
fpga clocked video  (0) 2018.03.19
Posted by 구차니

댓글을 달아 주세요

embeded/FPGA - XILINX2018.03.23 15:49

업체가 다르니까 당연히(?) 다르겠지만 완전 다르네 -ㅁ-


자일링스 vivado는 아래의 순서로 프로젝트가 진행된다.


Step 1. HDL로 작성하고

Step 2. Synthesis 하고

Step 3. Implementation 하고

Step 4. Implementation Design 에서 패키지 핀과 물리적으로 연결하고

Step 5. Bitstream을 생성한다.



순수하게 HDL만 구현하는 사람과 하드웨어 핀을 연결하는 부분을 구분함으로서

시스템 레벨 작업자를 분리할수도 있게 되어있는 점은 확실히 장점으로 보인다.

'embeded > FPGA - XILINX' 카테고리의 다른 글

xilinx DONE  (0) 2018.05.04
vivado I/O Ports 연결 컨셉  (0) 2018.03.23
vivado device constraint  (0) 2018.03.20
vivado language template  (0) 2018.03.20
xilinx 고속 시리얼 인터페이스  (0) 2018.03.15
xilinx zynq와 altera cyclone V 용어비교  (0) 2018.01.30
Posted by 구차니

댓글을 달아 주세요

embeded/FPGA - ALTERA2018.03.23 11:50


MAX 10

[링크 : https://www.altera.com/support/support-resources/operation-and-testing/power/max-10-estimator.html]

[링크 : https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/hb/max-10/ug_m10_pwr.pdf]


Cyclone V

Browse the <Kit install directory>/example/board_test_system.

• In this directory locate the executable for the Power Monitor (PowerMonitor.exe)

[링크 : https://www.altera.com/en_US/pdfs/literature/an/an734.pdf]


Arria V 

You can also run the Power Monitor as a stand-alone application. PowerMonitor.exe

resides in the <install dir>\kits\arriaVST_5astfd5kf40es_soc\examples\board_test_system directory.

[링크 : https://www.terasic.com.tw/cgi-bin/page/archive_download.pl?...FID=1669b64ef79c0ddc8174518f9393acf8]

'embeded > FPGA - ALTERA' 카테고리의 다른 글

Nios II HAL alt_load()  (0) 2018.04.03
EPCS 부팅 관련 BSP Editor 설정  (0) 2018.03.24
intel FPGA/altera 소비전력 예측  (0) 2018.03.23
intel quartus 2 modelsim 사용하기  (0) 2018.03.19
fpga clocked video  (0) 2018.03.19
multiport memory controller  (0) 2018.03.19
Posted by 구차니

댓글을 달아 주세요

embeded/FPGA - XILINX2018.03.20 14:57

아 몰라.. 전에 살까했던 녀석 문서들 뒤지면 처음부터 하는법 나오려나?

[링크 : https://reference.digilentinc.com/reference/programmable-logic/arty/reference-manual]


걍.. TCL로 해야 하는거였나 -ㅁ-?!!!

[링크 : https://github.com/Digilent/digilent-xdc/blob/master/Arty-A7-35-Master.xdc]

---

quartus 2가 단순한거였나..

머이리 핀 설정하는게 복잡해? ㅠㅠ


[링크 : http://www.pldworld.com/_xilinx/html/toolman/ug888-vivado-design-flows-overview-tutorial_final_kr.pdf]

---


일장일단은 있겠지만

quartus2 처럼 GUI로 핀 할당하는건 어디서 하는건지 모르겠네


SYNTHESIS나 IMPLEMENTATION을 누르고 나서

메뉴 Windows - Device Constraints / Package Pins / I/O Ports

Open Synthesized Design/Open Implemented Design 에서 먼가 하는거 같은데 방법을 못 찾음..


[링크 : https://www.xilinx.com/.../xilinx2017_1/ug899-vivado-io-clock-planning.pdf]

[링크 : https://www.xilinx.com/video/hardware/using-the-xdc-constraint-editor.html]


아무튼.. xdc 파일에 set_property로 추가해야 하나.. GUI로 해야하나 그것이 문제로다?

'embeded > FPGA - XILINX' 카테고리의 다른 글

xilinx DONE  (0) 2018.05.04
vivado I/O Ports 연결 컨셉  (0) 2018.03.23
vivado device constraint  (0) 2018.03.20
vivado language template  (0) 2018.03.20
xilinx 고속 시리얼 인터페이스  (0) 2018.03.15
xilinx zynq와 altera cyclone V 용어비교  (0) 2018.01.30
Posted by 구차니

댓글을 달아 주세요

embeded/FPGA - XILINX2018.03.20 14:10

altera에만 있는줄 알았는데 당연히(?) xilinx의 vivado에도 존재한다. (ISE까지 내려가서 뒤지기는 귀찮)




'embeded > FPGA - XILINX' 카테고리의 다른 글

vivado I/O Ports 연결 컨셉  (0) 2018.03.23
vivado device constraint  (0) 2018.03.20
vivado language template  (0) 2018.03.20
xilinx 고속 시리얼 인터페이스  (0) 2018.03.15
xilinx zynq와 altera cyclone V 용어비교  (0) 2018.01.30
xilinx bitstram ecryption  (0) 2018.01.23
Posted by 구차니

댓글을 달아 주세요

embeded/FPGA - ALTERA2018.03.19 14:48

몰라서 그런것도 있지만 어렵네..

[링크 : https://www.altera.com/en_US/pdfs/literature/ug/ug_gs_msa_qii.pdf]


Quartus 2 17.1 에 포함된 녀석 일단 실행!

근데 스플래시 이미지에서 문구가 잘리다니 ㅋㅋ


원래는 Mentor Graphics 꺼고 Intel FPGA 에디션으로 커스텀 버전..


몰라서 이것저것 찾아서 막 해보니 먼가 나오는데

무슨 내용인지 이해도 안되고 멘붕중 -ㅁ-

[링크 : https://blog.naver.com/bohkyou/100093456018]

[링크 : http://cfile235.uf.daum.net/attach/190355495073BECF2D99EB]

[링크 : http://www.hansung.ac.kr/web/jblee/507967?p_p_id=EXT_BBS...]


Step 1. 시뮬레이션 할 파일을 불러오거나, 새 파일로 해서 저장

module halfadder(a,b,s,c);

input a,b;

output s,c;

xor(s,a,b);

and(c,a,b);

endmodule 

Step 2. Compile 버튼 클릭

Step 3. Work 디렉토리 생성할지 물어보고 생성하면 빌드 함

Step 4. 먼가 커맨드 열심히 쳐서 시뮬레이션

vsim halfadder

# vsim halfadder 

# Start time: 14:44:03 on Mar 19,2018

# Loading work.halfadder

view wave

# .main_pane.wave.interior.cs.body.pw.wf

add wave *

force a 0 0ns, 1 20ns -r 40ns

run 100ns 


'embeded > FPGA - ALTERA' 카테고리의 다른 글

EPCS 부팅 관련 BSP Editor 설정  (0) 2018.03.24
intel FPGA/altera 소비전력 예측  (0) 2018.03.23
intel quartus 2 modelsim 사용하기  (0) 2018.03.19
fpga clocked video  (0) 2018.03.19
multiport memory controller  (0) 2018.03.19
quartus 2 insert template  (0) 2018.03.03
Posted by 구차니

댓글을 달아 주세요

embeded/FPGA - ALTERA2018.03.19 14:09


xilinx는 VDMA로 검색해보라는 조언을 받음

[링크 : https://www.xilinx.com/support/documentation/ip_documentation/axi_vdma/v6_2/pg020_axi_vdma.pdf]


altera쪽 suite

The Video and Image Processing Suite contains the following MegaCore® functions:

■ “2D FIR Filter MegaCore Function” on page 4–1

■ “2D Median Filter MegaCore Function” on page 5–1

■ “Alpha Blending MegaCore Function” on page 6–1

■ “Avalon-ST Video Monitor MegaCore Function” on page 7–1

■ “Chroma Resampler MegaCore Function” on page 8–1

■ “Clipper MegaCore Function” on page 9–1

■ “Clipper II MegaCore Function” on page 10–1

■ “Clocked Video Input MegaCore Function” on page 11–1

■ “Clocked Video Output MegaCore Function” on page 12–1

■ “Color Plane Sequencer MegaCore Function” on page 13–1

■ “Color Space Converter MegaCore Function” on page 14–1

■ “Control Synchronizer MegaCore Function” on page 15–1

■ “Deinterlacer MegaCore Function” on page 16–1

■ “Deinterlacer II MegaCore Function” on page 17–1

■ “Broadcast Deinterlacer MegaCore Function” on page 18–1

■ “Frame Reader MegaCore Function” on page 19–1

■ “Frame Buffer MegaCore Function” on page 20–1

■ “Gamma Corrector MegaCore Function” on page 21–1

■ “Interlacer MegaCore Function” on page 22–1

■ “Scaler II MegaCore Function” on page 23–1

■ “Switch MegaCore Function” on page 24–1

■ “Test Pattern Generator MegaCore Function” on page 25–1

■ “Trace System MegaCore Function” on page 26–1

[링크 : https://www.altera.co.jp/content/dam/altera-www/global/ja_JP/pdfs/literature/ug/ug_vip.pdf]

'embeded > FPGA - ALTERA' 카테고리의 다른 글

intel FPGA/altera 소비전력 예측  (0) 2018.03.23
intel quartus 2 modelsim 사용하기  (0) 2018.03.19
fpga clocked video  (0) 2018.03.19
multiport memory controller  (0) 2018.03.19
quartus 2 insert template  (0) 2018.03.03
de0-nano virtual serial  (0) 2018.02.28
Posted by 구차니

댓글을 달아 주세요