embeded/FPGA2018.01.31 13:23

그래도 안되네 ㅠㅠ


설정 가능한 내용으로는 딱히 눈에 띄는건 없네


심심해서 SDRAM은 어떻게 추가하나했는데.. university program에 DE 보드 관련 SDRAM PLL은 존재하고

SDRAM은 별도로 추가를 해주어야 한다. (ISSI 칩 기본 프리셋 존재하지 않음)


이제 남은건.. sof 파일을 hex로 바꾸는건가...


sof를 시작주소 줄 수 있었군..

최소한 이렇게 하면, Nios II 자체는 구동하는걸로 보인다(LED 불 전부 꺼짐)

eclipse에서 테스트 해보니 장치 인식을 하는 것 봐서 정상적으로 Nios II는 들어간 듯


[링크 : https://www.alteraforum.com/forum/showthread.php?t=48733]


10. Click SOF Data, and select Add File, and select your .sof file

11. Click Add Hex data, select Relative addressing, and select your .hex file created above

12. Now push generate. You should verify that the generated .map file has Page_0 at a start address of 0x0, and the hex file at a start address 1 after the end address of Page_0

13. Now in the Quartus II Programmer, select Add File and select your .jic file. Check the Program box next to the .jic file, and push Start

[링크 : https://www.altera.com/support/support-resources/knowledge-base/solutions/rd10132010_126.html]


Creating the .jic file:


In Quartus, open the Convert "Programming File..." utility

Set the "Programming file type:" to "JTAG Indirect Configuration File (.jic)"

In "Input files to convert" select "Flash Loader", click "Add Device..." and choose your target FPGA device

If you are configuring the FPGA from the serial flash:

In "Input files to convert" select "SOF Data", click "Add File..." and select your FPGA .sof file

-With "SOF Data" selected, click "Properties", in the "SOF Data Properies dialogue box:

-Set "Address mode for selected pages to" to "Start"

Set "Start address (32-bit hexidecimal:) to 0x0.

In "Input files to convert" click "Add Hex Data", in the "Add Hex Data" dialogue box:

Set "Addressing mode" to "Absolute addressing"

Select your hex file using the "..." button next to the "Hex file" field

Click "OK"

Check "Create Memory Map File". This is useful for debugging.

Generate the .jic file and program it into the serial flash with the Quartus Programmer 

[링크 : http://www.alterawiki.com/wiki/Booting_Nios_from_Serial_Flash_with_the_new_Altera_Serial_Flash_Controller]


그나저나 빌드 메시지를 보니..

13:50:21 **** Build of configuration Nios II for project hello_world_0 ****

make mem_init_generate 

Info: Building ../hello_world_0_bsp/

C:/intelFPGA_lite/17.1/nios2eds/bin/gnu/H-x86_64-mingw32/bin/make --no-print-directory -C ../hello_world_0_bsp/

[BSP build complete]

Post-processing to create mem_init/hdl_sim/unsaved_epcs_flash_controller_0_boot_rom.hex...

elf2hex hello_world_0.elf 0x00011000 0x000117ff --width=32 --little-endian-mem --create-lanes=0 --no-zero-fill mem_init/hdl_sim/unsaved_epcs_flash_controller_0_boot_rom.hex

Post-processing to create mem_init/unsaved_onchip_memory2_0.hex...

elf2hex hello_world_0.elf 0x00008000 0x0000ffff --width=32 --little-endian-mem --create-lanes=0 mem_init/unsaved_onchip_memory2_0.hex

Post-processing to create mem_init/hdl_sim/unsaved_epcs_flash_controller_0_boot_rom.dat...

elf2dat --infile=hello_world_0.elf --outfile=mem_init/hdl_sim/unsaved_epcs_flash_controller_0_boot_rom.dat \

--base=0x00011000 --end=0x000117ff --width=32 \

--little-endian-mem --create-lanes=0 

Post-processing to create mem_init/hdl_sim/unsaved_onchip_memory2_0.dat...

elf2dat --infile=hello_world_0.elf --outfile=mem_init/hdl_sim/unsaved_onchip_memory2_0.dat \

--base=0x00008000 --end=0x0000ffff --width=32 \

--little-endian-mem --create-lanes=0 

Post-processing to create mem_init/hdl_sim/unsaved_epcs_flash_controller_0_boot_rom.sym...

nios2-elf-nm -n hello_world_0.elf > mem_init/hdl_sim/unsaved_epcs_flash_controller_0_boot_rom.sym

Post-processing to create mem_init/hdl_sim/unsaved_onchip_memory2_0.sym...

nios2-elf-nm -n hello_world_0.elf > mem_init/hdl_sim/unsaved_onchip_memory2_0.sym

Post-processing to create unsaved_epcs_flash_controller_0_boot_rom.flash...

elf2flash --input=hello_world_0.elf --outfile=unsaved_epcs_flash_controller_0_boot_rom.flash --sim_optimize=0 --little-endian-mem \

 --epcs 

Post-processing to create mem_init/meminit.spd...

Post-processing to create mem_init/meminit.qip...


13:50:26 Build Finished (took 4s.961ms) 



+

귀찮아서(!) 안하려고 했던 sof2flash를 꼭 거쳐야 하나보다.. 나처럼 EPCS에 구우려면..

3.3.1.3 EPCS Parameters

3.3.2 Programming Both Hardware and Software into an EPCS/EPCQ

Device

The --base parameter is not available for EPCS/EPCQ devices, because in EPCS/EPCQ devices, FPGA configuration data must start at address 0x0. However, if you are programming both an FPGA configuration and a Nios II software executable in the EPCS/EPCQ device, the --after parameter lets you position the software executable directly after the FPGA configuration data.

Convert the FPGA configuration file first using sof2flash. When converting the Nios II software executable, use the --after parameter, and specify the FPGA configuration S-record file. The S-record output for the software executable starts at the first address unused by the FPGA configuration. Refer to the second example under the “elf2flash Command-Line Examples” chapter.

Note: elf2flash does not insert the FPGA configuration into the output file. It simply leaves space, starting at offset 0x0, that is large enough for the configuration data.

Note: In Intel Quartus Prime software version 13.1 and onwards, the -epcs/--epcq option in sof2flash generates .flash file with a SOF header, which contains the SOF length.

This change is required for V-series devices and above for new SOF format, and to allow for future SOF format variations. The Nios II bootcopier loads the Nios II software executable from EPCS/EPCQ devices based on the SOF length. For more information about how to program EPCS/EPCQ devices, refer to the "KDB Solution rd11192013_118" webpage.

Related Links

• elf2flash Command-Line Examples on page 25

• KDB Solution rd11192013_118 

[링크 : https://www.altera.com/en_US/pdfs/literature/ug/ug_nios2_flash_programmer.pdf]



+

카페 자료 뒤지다 보니,

Eclipse에 Flash Programmer가 있대서 보니 오.. 이런게 있네..

그런데 프로젝트도 안 부르고 그냥 실했더니 먼가 에러뿜뿜


아무튼 이걸 이용하면 굳이 jic 안만들어도 EPCS controller가 있으면 EPCS에 쓸 수 있다고 한다. 

[링크 : https://www.altera.com/en_US/pdfs/literature/ug/ug_nios2_flash_programmer.pdf]

'embeded > FPGA' 카테고리의 다른 글

Nios II Flash Programmer  (0) 2018.02.01
de0-nano SDRAM with Nios II  (0) 2018.01.31
EPCS Controller 추가 및 jic 통합하기.. 실패중  (0) 2018.01.31
Nios II BSP 빌드관련  (0) 2018.01.31
xilinx zynq와 altera cyclone V 용어비교  (0) 2018.01.30
SREC - SRECord  (0) 2018.01.30
Posted by 구차니

댓글을 달아 주세요

embeded/FPGA2018.01.31 13:04

아무생각 없이(!) 전체 프로젝트를 Clean 했더니 아래와 같은 에러를 뱉어 주신다.

별거 없고 bsp 프로젝트 우클릭후 Nios II 에서 Generate BSP 해준다음

전체 프로젝트 빌드 하면된다.

13:01:21 **** Incremental Build of configuration Nios II for project hello_world_0_bsp ****

make all 

Makefile not up to date.

../../unsaved.sopcinfo has been modified since the BSP was generated.


Generate the BSP to update the Makefile, and then build again.


To generate from Eclipse:

 1. Right-click the BSP project.

 2. In the Nios II Menu, click Generate BSP.


To generate from the command line:

 nios2-bsp-generate-files --settings=<settings file> --bsp-dir=<target bsp files directory>


make: *** [public.mk] Error 1


13:01:22 Build Finished (took 946ms)


Run Configuration 에서

Download에 Start Processor와 Reset the selected target system을 해주면

다운로드 후 리셋을 걸고 시작하도록 하여 작동되는걸 바로 볼 수 있다

(먼가 이상하게 늦게 실행되는 느낌이 들어서 그거 없애는 용도)


이전글을 비교해보니.. 실수로 Start Processor의 체크를 꺼서 그런 듯

2018/01/27 - [embeded/FPGA] - Nios II 프로그램 빌드..


'embeded > FPGA' 카테고리의 다른 글

de0-nano SDRAM with Nios II  (0) 2018.01.31
EPCS Controller 추가 및 jic 통합하기.. 실패중  (0) 2018.01.31
Nios II BSP 빌드관련  (0) 2018.01.31
xilinx zynq와 altera cyclone V 용어비교  (0) 2018.01.30
SREC - SRECord  (0) 2018.01.30
altera Nios II, epcs controller  (0) 2018.01.29
Posted by 구차니

댓글을 달아 주세요

embeded/FPGA2018.01.30 23:50

altera와 비교되는 용어를 찾아 보는중


Processing System (PS)

Programmable Logic (PL)

[링크 : https://www.xilinx.com/support/documentation/data_sheets/ds190-Zynq-7000-Overview.pdf]


HPS에 대응하는게 PS 라는것 정도?

PL에 대응하는 용어는 FPGA나 LE 정도?


Cyclone V SoC Hard Processor System

[링크 : https://www.altera.com/products/fpga/features/cyv-soc-hps.html]

[링크 : https://www.altera.com/products/soc/portfolio/arria-10-soc/arria10-soc-hps.html]

'embeded > FPGA' 카테고리의 다른 글

EPCS Controller 추가 및 jic 통합하기.. 실패중  (0) 2018.01.31
Nios II BSP 빌드관련  (0) 2018.01.31
xilinx zynq와 altera cyclone V 용어비교  (0) 2018.01.30
SREC - SRECord  (0) 2018.01.30
altera Nios II, epcs controller  (0) 2018.01.29
Nios II / Nios II Classic 차이점  (0) 2018.01.29
Posted by 구차니

댓글을 달아 주세요

embeded/ARM2018.01.30 16:04

Advanced Microcontroller Bus Architecture

Advanced eXtensible Interface (AXI)


[링크 : https://en.wikipedia.org/wiki/Advanced_Microcontroller_Bus_Architecture]

'embeded > ARM' 카테고리의 다른 글

AMBA AXI  (0) 2018.01.30
keil build 관련 검색  (0) 2017.12.06
카드크기 컴퓨터 벤치마크  (0) 2016.09.04
JTAG ETM  (0) 2016.09.02
j-link segger j-flash  (0) 2016.09.02
ulink flashmagic  (0) 2016.09.02
Posted by 구차니

댓글을 달아 주세요

embeded/80512018.01.30 09:08

문득 생각나서 Branch prediction을 8051에서 지원하나 찾아보다가 발견

다르게 보면.. ARM 계열의 성능이 좋긴 좋은거였구나..(Cortex-M3,M4)라는 생각이 든다.


  • A Dhrystone 2.1 performance rating of 0.252 DMIPS/MHz yields an unmatched 26.85 times speed up over the original 80C51 chip operating at the same frequency.
  • Maximum CPU frequency exceeds 500 MHz for a class-leading effective increase of more than 1,000 times over 80C51 chips (40nm G process) 

[링크 : https://www.design-reuse.com/news/33780/8051-microcontroller-ip-core.html]

[링크 : http://www.cast-inc.com/ip-cores/8051s/s8051xc3/index.html]

Posted by 구차니

댓글을 달아 주세요

embeded/FPGA2018.01.30 07:48

ALTERA에서 Nios II 용 바이너리를 변환하는 녀석으로

확장자가 flash가 튀어 나오는데, 내부 포맷은 SREC 라고 한다.

Motorola에서 개발했으니.. 원래는 PowerPC 계열에서 쓰던 걸려나?

아무튼 기본 포맷 유형은 intel HEX와 유사하다.


[링크 : https://en.wikipedia.org/wiki/SREC_(file_format)]


EPCS Controller-Based Boot Copier

EPCS controller-based boot copier supports EPCS memory only. Boot copier is stored in the ROM within

the EPCS flash controller. The boot copier is included during Qsys and Quartus Prime project compila‐

tion time.

The next stage boot image is located in the EPCS memory flash. The EPCS controller-based boot copier is

automatically appended into the SREC image (*.flash) file during the elf2flash utility execution in the

Nios II Flash Programming flow method.

[링크 : https://www.altera.com/en_US/pdfs/literature/ug/niosii_generic_booting_methods.pdf]

'embeded > FPGA' 카테고리의 다른 글

Nios II BSP 빌드관련  (0) 2018.01.31
xilinx zynq와 altera cyclone V 용어비교  (0) 2018.01.30
SREC - SRECord  (0) 2018.01.30
altera Nios II, epcs controller  (0) 2018.01.29
Nios II / Nios II Classic 차이점  (0) 2018.01.29
elf2flash와 nios2-elf-objcopy 사용하기  (0) 2018.01.29
Posted by 구차니

댓글을 달아 주세요

embeded/FPGA2018.01.29 20:47

생각을 해보니.. jic는 문제없이 만들어 진건데...

platform designer에서 EPCS Controller를 추가하지 않아서 작동하지 않는게 아닌가? 라는 생각이 든다.

다시 추가해서 시도해봐야겠다.


EPCS Controller-Based Boot Copier

EPCS controller-based boot copier supports EPCS memory only. Boot copier is stored in the ROM within

the EPCS flash controller. The boot copier is included during Qsys and Quartus Prime project compila‐

tion time.

The next stage boot image is located in the EPCS memory flash. The EPCS controller-based boot copier is

automatically appended into the SREC image (*.flash) file during the elf2flash utility execution in the

Nios II Flash Programming flow method. 


[링크 : https://www.altera.com/en_US/pdfs/literature/ug/niosii_generic_booting_methods.pdf]


My first Nios II 문서에 있는거랑 구성이 거의 비슷한데 EPCS와 SDRAM Controller가 추가되어 있다.

My application contains:


1. Clock Source

2. Nios II Processor

3. System ID

4. JTAG UART

5. EPCS Serial Flash Controller

6. PIO

7. SDRAM Controller

[링크 : https://alteraforum.com/forum/archive/index.php/t-49224.html]


음.. 리셋 벡터까지 EPCS Controller로 해주어야 하나?

Make sure the Nios II’s Reset Vector is pointing at EPCS/EPCQ Controller. 

[링크 : https://www.altera.com/support/support-resources/knowledge-base/solutions/rd11192013_118.html]

'embeded > FPGA' 카테고리의 다른 글

xilinx zynq와 altera cyclone V 용어비교  (0) 2018.01.30
SREC - SRECord  (0) 2018.01.30
altera Nios II, epcs controller  (0) 2018.01.29
Nios II / Nios II Classic 차이점  (0) 2018.01.29
elf2flash와 nios2-elf-objcopy 사용하기  (0) 2018.01.29
Nios II 이미지 합치기 (조사)  (0) 2018.01.27
Posted by 구차니

댓글을 달아 주세요

embeded/FPGA2018.01.29 19:07

Nios II Classic에 구분되도록

Nios II Gen2라고 부르는 듯


아무튼.. Nios II Classic의 /e는 Nios II Gen2의 /e와 다른 물건이 되어버린듯 하다.

Nios II Gen2 Processor Feature Enhancements

The Nios II Gen2 processor family consists of /e and /f cores. It offers improvements over the Nios II Classic processor cores:

• Optional full 32-bit address space 

• Optional user-defined Peripheral address region for data cache bypass 

• Improved Qsys interface

The Nios II Gen2 /e core is completely backwards compatible with the Nios II Classic /s core. The Nios II Classic /s core has no direct equivalent in the Nios II Gen 2 family, however the Nios II Gen2 /f processor (as it has a more flexible configuration capability) can be configured to have the same feature set as the Nios II Classic /s core.


The Nios II Gen2 /f core offers the following feature enhancements over the Nios II Classic /f core: 

• Optional full ECC support, including data cache and TCMs (Tightly-coupled Memories) 

• Optional static branch prediction 

• Higher performance multiplier

• Improved and more deterministic divider 

• 64-bit multiply supported on all devices 

• Improved low-cost shifter implementation up to 4 bits/cycle 

• Instruction cache is now optional even when JTAG debug is present 

• New system interface for system trace 

[링크 : https://www.altera.com/en_US/pdfs/literature/an/an748.pdf]

'embeded > FPGA' 카테고리의 다른 글

SREC - SRECord  (0) 2018.01.30
altera Nios II, epcs controller  (0) 2018.01.29
Nios II / Nios II Classic 차이점  (0) 2018.01.29
elf2flash와 nios2-elf-objcopy 사용하기  (0) 2018.01.29
Nios II 이미지 합치기 (조사)  (0) 2018.01.27
Nios II 프로그램 빌드..  (0) 2018.01.27
Posted by 구차니

댓글을 달아 주세요

embeded/openRISC2018.01.29 18:31

de0-nano(ALTERA Cyclone IV E)용 openRISC

software CPU IP


github에는 HDL로 기술된건 없네..


[링크 : https://openrisc.io/tutorials]

[링크 : https://github.com/openrisc/tutorials/tree/master/de0_nano]


[링크 : https://github.com/openrisc/orpsoc-cores/tree/master/systems/de0_nano] << 요건가?

[링크 : https://www.rs-online.com/designspark/booting-linux-on-a-de0-nano-with-orpsoc]

[링크 : http://emsys.denayer.wenk.be/empro/openrisc-HW-tutorial-Altera.pdf]

'embeded > openRISC' 카테고리의 다른 글

openRISC on FPGA  (0) 2018.01.29
or32 컴파일러.. 삽질  (0) 2015.12.14
openRISC OR1k(1000) OR1200  (0) 2015.12.11
openrisc 어셈블리  (0) 2015.12.10
openRISC chaintool  (0) 2015.11.27
Posted by 구차니

댓글을 달아 주세요

embeded/FPGA2018.01.29 14:09

일단 필요로 하는 녀석은 아래 경로에 존재하는데

path가 설정안되어 있으면 에러가 날테니 적당히~ 사용

C:\intelFPGA_lite\17.1\nios2eds\bin

C:\intelFPGA_lite\17.1\nios2eds\bin\gnu\H-x86_64-mingw32\bin 


D:\>C:\intelFPGA_lite\17.1\nios2eds\bin\elf2flash.exe --input=hello_world_0.elf --output=swimage.flash --epcs

D:\>dir

2018-01-27  오후 01:19               946 hello_world.c

2018-01-27  오후 01:20           319,239 hello_world_0.elf

2018-01-27  오후 01:20            86,021 hello_world_0.map

2018-01-29  오후 01:53            11,824 swimage.flash


D:\>C:\intelFPGA_lite\17.1\nios2eds\bin\gnu\H-x86_64-mingw32\bin\nios2-elf-objcopy.exe -I srec -O ihex swimage.flash  swimage.hex

D:\>dir

2018-01-27  오후 01:19               946 hello_world.c

2018-01-27  오후 01:20           319,239 hello_world_0.elf

2018-01-27  오후 01:20            86,021 hello_world_0.map

2018-01-29  오후 01:53            11,824 swimage.flash

2018-01-29  오후 01:57            13,272 swimage.hex 


도대체 무슨 마법이냐.. 312KB 짜리가 12KB가 되다니.. -_-?

ELF에 이것저것 디버그 정보도 들어가서 커졌을수는 있지만 이해할수 없는 용량 감소네..

아무튼 위는 flash 파일 아래는 hex 파일 내용이다.

flash는 intel HEX 포맷이랑 비슷한거 같네.. 아무튼 덕분에(?) flash에서 hex로의 변환에서

용량 차이는 크게 나타나지 않는다.

S00600002D454C3B

S325000000007C0F00000000010074004000140840083A6800080000000000000000000000008C

S3250000002000000000000000007400C0061400E0DE74008006148CA4D67400800014498510B4

S325000000407400C000144DC5182603C010150000100401801036FDFF10C0251000C03310003B

:100000007C0F00000000010074004000140840084C

:100010003A68000800000000000000000000000036

:1000200000000000000000007400C0061400E0DEC4

:1000300074008006148CA4D67400800014498510C6


아무튼 변경후에는...  SOF 추가하고

HEX도 추가했는데 시작주소가 auto라니 찜찜(?) 해서


Properties 에서 시작주소를 0x0 으로 해주니 정상대로 나온다.


췟.. 플래시 로더 안 넣었다고 못 만드네 아무튼 넣고 만드니 8MB 자리 jic 통~


구워는봤는데 안되네..

귀찮아서.. (!) Nios II 이미지인 sof를 그냥 jic에 넣어서 그런가.. 똑같이 hex로 변환해서 넣어야 하나?


sof는 jic로 변환한 내용 처음에 0xff로 시작한다.

합친건데.. 이미지 순서가 아마 반대로 들어온 듯 하다..


프로그램이 앞에 들어가있고 그 이후에 sof 내용이 들어있다.

(쭈욱 내려보면 sof파일의 내용이 시작하는 부분이 보인다)



---

sof2flash --input=<hwimage>.sof --output=hwimage.flash --epcs --verbose

elf2flash --input=<elf file>.elf --output=swimage.flash --epcs --after=hwimage.flash --verbose


nios2-elf-objcopy -I srec -O ihex hwimage.flash  hwimage.hex

nios2-elf-objcopy -I srec -O ihex swimage.flash  swimage.hex 

[링크 : https://www.altera.com/support/support-resources/knowledge-base/solutions/rd12092009_471.html]

[링크 : https://www.altera.com/support/support-resources/knowledge-base/solutions/rd10132010_126.html]

'embeded > FPGA' 카테고리의 다른 글

altera Nios II, epcs controller  (0) 2018.01.29
Nios II / Nios II Classic 차이점  (0) 2018.01.29
elf2flash와 nios2-elf-objcopy 사용하기  (0) 2018.01.29
Nios II 이미지 합치기 (조사)  (0) 2018.01.27
Nios II 프로그램 빌드..  (0) 2018.01.27
Nios II 명령어 관련 조사  (0) 2018.01.26
Posted by 구차니

댓글을 달아 주세요