altera/intel FPGA는 어떻게 되려나?
로직 한계로 atom을 박을순 없을테고 승기를 완전히 잡아 버리는 한수가 될 거 같네
'embeded > FPGA - XILINX' 카테고리의 다른 글
| zynq mio (0) | 2021.03.16 |
|---|---|
| zynq runtime pl fpga update (0) | 2021.03.15 |
| xilinx DONE (0) | 2018.05.04 |
| vivado I/O Ports 연결 컨셉 (0) | 2018.03.23 |
| vivado device constraint (0) | 2018.03.20 |
