my first Nios II with DE0-nano

My_First_NiosII_Qsys.pdf

인데 이름이 바뀌었으니 다른 걸로 ㅋㅋ

Tools - Platform Designer 실행

그럼 아래와 같은 화면이 뜨는데 먼지.. 모르겠다 -ㅁ-

추가할게 nois 2 니까 좌측의 IP catalog 에서 검색을 하거나

Processors and Peripherals - Embedded Processors - Nios II Processor를 선택

설정 마법사 비스므리한게 뜨는데 귀찮으니 Finish! 

(아니 설명서에 그렇게 써있다고...)

먼가 에러 뿜뿜하는데 일단 무시하고 우클릭 rename으로 이름을 바꾸어 보고

핀을 어따 꽂아야 할지 모르겠지만 아무튼 JTAG을 연결하라네?

Interface Protocols - Serial - JTAG UART 를 골라서 추가!

먼진 모르겠다 ㅋㅋ 경고 하나 뜨는데 일단 무시하고 Finish!

으으 에러 뿜뿜

무시하고 지나갔는데 선을 점을 찍으면 선이 연결된다고 써있네?

아무튼 회로에서 점을 찍으면 연결된다. clk 끼리 연결해주면 일단 장치가 작동되도록 연결되고

에러나 경고가 하나씩 숑숑 사라진다.

11. Connect the clk and clk_reset as shown in Figure 1-20. (clicking the hollow dots on the connection line. The dots become solid indicatingthe ports are connected.)

에러가 안사라져서 보니.. I-Cache / D-Cache 나오길래

오른쪽의 Hierachy 에서 내가 생성했던 nios 2를 우클릭해서 Edit를 눌러 처음에 추가할때 뜨던

설치 마법사(?)를 띄운다음에 하나하나 보니..

"Caches and Memory Interfaces" 에 Instruction Cache가 4K Data Cache가 2K 로 설정이 되어있어서 그런건가 보네

(귀찮으면 nios 2/e로 설정! 캐쉬가 없어서 성능도 하락! LE도 조금 쓴다!)

연산자 가속 관련인데.. 그래도 하드웨어 multiplier는 존재해서 1클럭에 끝난다.

이것저것 설정하면 다른 명령어들도 빠르게 가능하지만.. multiplier가 divider랑 같은 하드웨어 로직 쓰는게 아니었나?

On-Chip Memory (RAM or ROM)을 추가하라는데 위치가 바뀌었다.

Basic Fuctions - On Chip Memory - On-Chip Memory (RAM or ROM)

졸리고 잘 시간이라 일단 여기 까지 하고 Finish!

+

2018.01.26

하라는대로 이것저것 다 추가하는데 overlap 어쩌구 에러가 뿜뿜!

System - Assign Base Addresses 를 실행하면

장치들의 중복되었던 MMIO들이 정리 되면서 에러 해결!

+

2018.01.26

위에서 unsaved.qsys로 저장을 하면 모듈 이름은 파일 이름으로 생성된다.

qpf가 있던 곳에 파일명 폴더가 생기고(unsaved로 했으니 폴더도 unsaved)

그 아래의 synthesis 폴더에 qip 확장자를 프로젝트에 추가해주면 해당 모듈을 사용할 수 있게 된다.

그런데...

export 상에 변수들이 생성되는데 이거랑 영 다른 이름으로 생성이 된다.. 원인은 좀 나중에 찾아보고..

그리고 기본으로 눌러서 생성하면 reset의 export가 비어있게 되니

필요하다면 더블클릭해서 reset으로 생성하게 해주어야 한다.

아무튼 생성된 파일을 보면 이렇게 세개의 외부 입력이 존재하게 되고

module unsaved ( input  wire       clk_clk,                          //                       clk.clk output wire [7:0] pio_0_external_connection_export, // pio_0_external_connection.export input  wire       reset_reset_n                     //                     reset.reset_n );

메인 코드에 이렇게 넣어 주면 생성이 되어야 하는데..

//======================================================= //  Structural coding //======================================================= unsaved nios2_inst(.clk_clk (CLOCK_50), .pio_0_external_connection_export(LED), .reset_reset_n(1'b1));

멀 잘못했나 제대로 컴파일이 안되네 ㅠㅠ

음.. 메시지를 잘 보니. 웬지.. 64KB RAM 생성해서 그런 듯.. 그래서 예제에서 32KB로 생성했나 보다.

Error (170040): Can't place all RAM cells in design Info (170034): Selected device has 66 memory locations of type M9K. The current design requires 69 memory locations of type M9K to successfully fit. Info (170033): Memory usage required for the design in the current device: 105% M9K memory block locations required Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00 Info (11888): Total time spent on timing analysis during the Fitter is 0.04 seconds. Error (171000): Can't fit design in device

아무튼 플랫폼 빌더를 통해서 Nios II 코어 생성까지는 완료!

이제 eclipse를 통해서 여기 들어갈 프로그램 작성하는 것과 jic 파일에 통합하는 것

그리고 다른 예제로 보이던 아두이노 처럼 쓰는 방법까지 해보면 될 듯!

먼가 쓸데없이 간지나는(?) Chip Planner 사진으로 Chapter 1 끝!

+

여러개 생성을 해보려는데 처음에는 LED가 복수로 사용될 수 없다고 해서 삭제하고

다시 빌드해보니

unsaved nios2_inst0(.clk_clk (CLOCK_50), .pio_0_external_connection_export(LED), .reset_reset_n(1'b1)); unsaved nios2_inst1(.clk_clk (CLOCK_50), .reset_reset_n(1'b1)); unsaved nios2_inst2(.clk_clk (CLOCK_50), .reset_reset_n(1'b1)); unsaved nios2_inst3(.clk_clk (CLOCK_50), .reset_reset_n(1'b1));

아까랑 비슷하면서도 먼가 다른 에러가 뜬다.

웬지.. 32K가 한계라서 4개 생성해보려면.. 8K로 더 줄여야 하려나?

그리고.. RAM은 말그대로 FPGA 내부에 있는 HW IP로 구성된 SRAM을 사용하나보네..

Error (170048): Selected device has 66 RAM location(s) of type M9K.  However, the current design needs more than 66 to successfully fit Info (170057): List of RAM cells constrained to M9K locations Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00 Info (11888): Total time spent on timing analysis during the Fitter is 0.17 seconds. Error (171000): Can't fit design in device

The embedded memory structure consists of columns of M9K memory blocks that you can configure to provide various memory functions, such as RAM, shift registers, ROM, and FIFO buffers.

[링크 : https://www.altera.com/en_US/pdfs/literature/hb/cyclone-iv/cyiv-51003.pdf]