Quartus 2 Programmer Mode 조사

DE0-Nano-SoC는 Cyclone V라 HPS 떄문에 조금 다른거 같은데

아무튼 기본적으로는 AS 모드로 굽게 되어 있는 것 같다.

[링크 : https://www.terasic.com.tw/attachment/archive/941/DE0-Nano-SoC_User_manual.pdf]

USB Blaster의 설명서

In-Socket Programming은 미지원이고

PS 모드는 MAX 시리즈를 달아서 얘가 플래시를 제어하는 것 같고

AS 모드는 EPCS 쪽에는 되는 것 같네

[링크 : https://www.terasic.com.tw/cgi-bin/page/archive_download.pl?...FID=2f5906c1ffce76384d6564a1c75b959c]

2018/01/03 - [embeded/FPGA] - altera AS(Active Serial) / PS(Passive Serial) ?

+

간단하게 요약하면.. PS는 FPGA가 플래시에 클럭을 제공하지 않고 외부에 의해서 제공되고

AS는 FPGA가 플래시에 클럭을 제공하여 스스로를 설정한다는 차이.

JTAG이나 PS/FPP 등은 당연히(!) 외부 클럭에 의해서 플래시에 클럭을 제공할 것으로 보인다.

FPP 약어는 Fast Passive Parallel... AS/PS/AP/PP 구분으로 일단 보면 편할 듯

For Cyclone IV GX devices to meet the PCIe 100 ms wake-up time requirement, you must use passive serial (PS) configuration mode for the EP4CGX15/22/30 devices and use fast passive parallel (FPP) configuration mode for the EP4CGX30F484 and EP4CGX50/75/110/150 devices.

[링크 : https://www.altera.com/en_US/pdfs/literature/hb/cyclone-iv/cyiv-51001.pdf] 10p

AS Configuration (Serial Configuration Devices)

In the AS configuration scheme, Cyclone IV devices are configured with a serial configuration device. These configuration devices are low-cost devices with non-volatile memories that feature a simple four-pin interface and a small form factor. These features make serial configuration devices the ideal low-cost configuration solution.

PS Configuration

You can perform PS configuration on Cyclone IV devices with an external intelligent host, such as a MAX® II device, microprocessor with flash memory, or a download cable. In the PS scheme, an external host controls the configuration. Configuration data is clocked into the target Cyclone IV device through DATA[0] at each rising edge of DCLK.

Cyclone IV devices do not support enhanced configuration devices for PS configuration

[링크 : https://www.altera.com/en_US/pdfs/literature/hb/cyclone-iv/cyiv-51008.pdf]

configuration 관련 clock 등을 누가 만들어 주느냐에 따라 FPGA 기준으로해서 active & passive 로 나뉩니다

AS(Active Serial) 의 경우 FPGA 가 clock 및 address 를 내보내서 EPCS ROM 에 있는 이미지를 configuration 하게 됩니다

FPGA 가 active 하게 동작하는 경우입니다

PS(Passive Serial) 의 경우 FPGA 는 가만히 있고 외부 cpu 등이 flash 등에 저장된 이미지를 가지고 coniguration 하게됩니다

FPGA 가 passive 하게 동작하는 경우입니다

JTAG 은 sof 이미지 등을 direct 로 FPGA 에 프로그래밍 할때 사용합니다

다운로드 속도가 빠르기 때문에 보통 개발시에 많이 사용됩니다

[출처] AS . PS. FPP. jtag 동작원리와 차이점 (Altera Town) |작성자 kmky

[링크 : http://cafe.naver.com/alteratown/3523]

[링크 : http://cafe.naver.com/alteratown/5785]