VHDL 에서는 기본으로 있었던거 같은데
** 연산자는 지수승에 대한(밑이 2) 연산자로
Verilog 2001 부터 추가되었다고 한다.
지금에 와서는 거의 모든 개발 툴에서 2001을 지원하겠지?
'Programming > Verilog' 카테고리의 다른 글
| 베릴로그 순차적 구조적 (2) | 2018.01.18 |
|---|---|
| structural vs behavioral verilog (0) | 2018.01.12 |
| verilog vector instance (0) | 2018.01.09 |
| verilog always (0) | 2018.01.01 |
| verilog 코드 분석 (0) | 2018.01.01 |
