NAND flash 관련 내용

NAND FLASH 보다 궁금한게 생겨서 검색..

x8도 있고 x16도 있어서 먼가 헷갈리는데...

아무튼 x8 x16는 데이터의 크기 같고(X8은 byte X16은 word라니 2byte?)

데이터 버스의 크기 차이로 인해서 내용 설명도 달라지는 듯..

아무튼.. 칩도 다른걸 봐서는.. X16 칩을 X8 모드로 쓸 수는 없나 보네..

대개.. ECC를 지원하는데 특이하게(?) 얘는 EDC 라고 에러 검출만 가능하다.

정정 그게 먼가요? 우걱우걱... ㅠㅠ

[링크 : http://www.datasheet4u.com/pdf/H27U2G8F2C-pdf/843378]

The EDC/ECC technique uses an error detecting code (EDC) in the level 1 cache. If an error is detected, data is recovered from ECC-protected level 2 cache.

[링크 : https://en.wikipedia.org/wiki/ECC_memory]

ECC를 제공하면.. 512/1024byte 바이트 당 3바이트 짜리 혹은 1바이트 짜리 ECC 코드가 붙는 듯

The SAMA5D3 provides up to 24 bits of ECC code per sector of 512 or 1024 bytes. Table 1-1 provides the number of ECC bytes required depending on the number of errors to correct.

[링크 : http://www.atmel.com/...A5-Microcontroller_NAND-Flash-Support-for-SAMA5D3_Application-Note.pdf]

[링크 : http://www.easytv.co.kr/153]

[링크 : http://pastime0.tistory.com/entry/NAND]

+

아 드럽게 헷갈리네..

ECC 알고리즘 별로 필요로 하는 양이 다른거 같은데

Hamming A 512B data block consists of 4096 (2^12) bits, thus a Hamming code requires 24 parity bits. Reed-Solomon An RS over a 512B data block consisting of 9-bit symbols capable of supporting 8 symbol correction would require 2*9*8, or 144 bits of parity. BCH Blocksize ECC Level ECC Bits ECC Bytes 512B ECC 8 13*8=104 13 512B ECC 16 13*16=208 26 1024B ECC 24 14*24=336 42 1024B ECC 40 14*40=560 70

[링크 : http://www.cyclicdesign.com/index.php/parity-bytes/2-bch/27-nand-ecc-how-many-parity-bytes]

데이터 시트를 보면.. 512 byte당 16byte의 spare가 있고 여기다가 EDC 데이터가 저장될 수 있다는 건가?

그러면 ECH로 할 경우에는 8비트(?) 로 는 가능하고 24bit로는 불가능?