modelsim 클럭연결하기
이런 저런 방법이 있는데 어떻게 쓰는건지 감이 1도 안오네..
[링크 : http://www.newtc.co.kr/download/FB-CY6/NTC_FPGA_강좌_02_로직_시뮬레이터_사용법.pdf]
waveform 어쩌구 통해서 시뮬레이션에 쓸 문장을 생성하는 듯?
[링크 : https://youtu.be/uSGsQjXWnXk?t=420]
waveform editor
[링크 : https://www.altera.co.jp/ja_JP/pdfs/literature/hb/qts/qts_qii53017.pdf]
어쩌다 먼가 된거 같긴한데 안된건가? ㅠㅠ
[링크 : http://www.ednc.com/wp/wp-content/uploads/2015/06/modelsim_questa_10.4_tutorial.pdf]
How do I generate clock in Verilog ? There are many ways to generate clock in Verilog; you could use one of the following methods: Method #1 1 initial begin 2 clk = 0; 3 end 4 5 always begin 6 #5 clk = ~clk; 7 8 end You could download file clock_always.v here
Method #2 1 initial begin 2 clk = 0; 3 forever begin 4 #5 clk = ~clk; 5 end 6 end You could download file clock_forever.v here Method #3 1 initial begin 2 clk = 0; 3 end 4 5 always begin 6 #5 clk = 0; 7 #5 clk = 1; 8 end |
[링크 : http://www.asic-world.com/verilog/verifaq2.html]
+
2018.06.18
하다 보니.. 클럭 연결을 할게 아니라
# 명령중 반복을 통해서 특정 시간대에 클럭처럼 신호를 발생시키도록 해야
시뮬레이션에서 정상적으로 계산이 가능 한 듯?
음.. #5 하면.. 100Mhz로 작동하는건가?
