zynq vitis openCL

대충(?) 보기에는

openCL로 작성한 kernel을 vivado hls 에서 읽어들여

하드웨어로 synthesis 하고 그걸 메모리에 연결해서(AXI) 그냥 제어해버리는 컨셉인 듯

 

그렇게 생겨난 IP를 회로로 구성해서 zynq에 넣어서 작동하면 끝

[링크 : https://svenssonjoel.github.io/pages/zynq_hls_opencl/index.html]