xilinx uartlite on zynq

커널에서 xilinx uartlite 쓰도록 해주고

device tree에서 axi 주소 추가해주고

vivado block design에서 axi와 PS로 uartlite  블록을 연결해주면 되는건가?

[링크 : https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/18842249/Uartlite+Driver]