embeded/FPGA - ALTERA2018. 5. 4. 08:11

epcs에서 fpga 게이트 설정 읽어들인후

사용이 가능해지는 시점에 핀이 high로 감


[링크 : https://www.altera.com/en_US/pdfs/literature/hb/cfg/cfg_cf51001.pdf]



de0-nano 프로젝트 열어서 보니

핀으로 할당되진 않았지만 FPGA 핀 중에

D - CONF_DONE

F - nCONFIG

S - nSTATUS

등의 핀이 따로 보이긴 한다.


핀 아웃 파일에도 H14에 설정되어 있다.

[링크 : https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/dp/cyclone-iv/ep4ce15.xls]

'embeded > FPGA - ALTERA' 카테고리의 다른 글

엥.. Quartus II Lite Edition... 라이센스?  (0) 2018.05.18
Nios II 컴파일 관련  (0) 2018.05.18
quartus 프로젝트 entry point 설정  (0) 2018.04.17
Device Installer (Quartus Prime 17.1)  (0) 2018.04.17
Quartus 프로젝트 생성  (0) 2018.04.16
Posted by 구차니